基于ARM的串口通信系统的设计方案

1、目 录摘要·················································&

2、#183;·················································&

3、#183;·······································11 设计目的·········

4、··················································

5、··················································

6、··················12 设计要求·······························

7、;··················································

8、;··············································13 设计内容··

9、3;·················································

10、3;·················································

11、3;························23.1 S3C2410与串口通信概述······················

12、83;·················································

13、83;····················23.1.1S2C2410处理器概述··························

14、83;·················································

15、83;··················23.1.2串口通信······························

16、;··················································

17、;································ 33.2方案设计················&#

18、183;·················································&#

19、183;·················································&#

20、183;··· 43.3电路设计·············································

21、;··················································

22、;························· 4 3.3.1 电源设计······················

23、3;·················································

24、3;································· · 4 3.3.2晶振电路·············

25、83;·················································

26、83;············································· 5 3.3.3复位电路··

27、83;·················································

28、83;·················································

29、83;······ 6 3.3.5存储器设计 ·········································&

30、#183;·················································&

31、#183;············ 6 3.3.4 JTAG接口 ··································

32、83;·················································

33、83;·······················6 3.3.6串口电路 ························

34、83;·················································

35、83;··································73.4软件设计··············&

36、#183;·················································&

37、#183;·················································&

38、#183;········8 3.4.1 Boot loader 工作原理·····································&

39、#183;···············································8 3.4.2第一阶段&#

40、183;·················································&#

41、183;·················································&#

42、183;········9 3.4.1第二阶段·······································

43、83;·················································

44、83;··················10总结与致谢······························&#

45、183;·················································&#

46、183;·············································11参考文献···&#

47、183;·················································&#

48、183;·················································&#

49、183;··························12摘 要串口通信是目前单片机和 DSP 等嵌入式系统之间,以及嵌入式系统与 PC 机或无线模块之间的一种非常重要且普遍使用的通信方式。在嵌入式系统的硬件结构中,通常只有一个8位或 16位的 CPU, 不仅要完成主流程的工作, 同时还要处理随时发生的各种中断, 因而嵌入式系统中的

50、串口通信程序设计与 PC 机有很大的不同。串行端口的本质功能是作为 CPU 和串行设备间的编码转换器,一般微机内都配有通信适配器,使计算机能够与其他具有RS 232 串口的计算机或设备进行通信。本系统中目标机开发板的内核采用的是三星的 S3C2410 ,工作非常可靠,可稳定运行在 203 MHz 的时钟频率下。其外设非常丰富,功能强大,完全可以满足设计需要。串口线采用常用的 RS 232 型接口模式,能实现计算机与开发板间的数据传输与控制。关键词：ARM；串口通信；串行端口；RS 23211 1设计目的以嵌入式芯片S3C2410为核心的最小嵌入式系统构建方法，给出了S3C2410的复位电路、电

51、源电路、存储器电路和串口电路等硬件组成。在ADS环境下自制的最小Boobt loader程序开发并调试。2设计要求串口通信是嵌入式设备必备的通信方式之一，选用ARM芯片和电平转换芯片完成出口通信的设计，并设计完整物理接口。根据设计题目的要求，选择确定ARM芯片型号、电平转换芯片型号，完成系统硬件设计和程序设计。3 设计内容3.1 S3C2410与串口通信概述3.1.1S3C2410处理器概述S3C2410是Samsung公司基于A RM 920T内核的嵌入式微处理器.本文以S3C2410为核心，配置了最基本外围电路构成了最小的嵌入式系统，并在ADS上开发了启动程序，完成硬件初始化，配置运行环境

52、，串日调试功能。Samsung 公司推出的16/32位RISC处理器S3C2410A，为手持设备和一般类型应用提 供了低价格、低功耗、高性能小型微控制器的解决方案。为了降低整个系统的成本， S3C2410A提供了以下丰富的内部设备：分开的16KB的指令Cache和16KB数据Cache， MMU虚拟存储器管理，LCD控制器（支持STN&TFT），支持NAND Flash系统引导，系统 管理器（片选逻辑和SDRAM控制器），3通道UART，4通道DMA，4通道PWM定时器，I/O 端口，RTC，8通道10位ADC和触摸屏接口，IIC-BUS接口，IIC-BUS接口，USB主机，USB 设

53、备，SD主卡&MMC卡接口，2通道的SPI以及内部PLL时钟倍频器。 S3C2410A采用了ARM920T内核，0.18um工艺的CMOS标准宏单元和存储器单元。 它的低功耗、精简和出色的全静态设计特别适用于对成本和功耗敏感的应用。同样它还采用 一种叫做Advanced Microcontroller Bus Architecture(AMBA)新型总线结构。 S3C2410A的显著特性是它的CPU核心，是一个由Advanced RISC Machines（ARM） 有限公司设计的16/32位ARM920T RISC处理器。ARM920T实现了MMU，AMBA BUS和 Harvard

54、高速缓冲体系结构。这一结构具有独立的16KB指令Cache和16KB数据Cache，每 个都是由8字长的行（line）构成。 通过提供一系列完整的系统外围设备，S3C2410A大大减少了整个系统的成本，消除了 为系统配置额外器件的需要。本文档将介绍S3C2410A中集成的以下片上功能： 1.8V/2.0V内核供电，3.3V存储器供电，3.3V外部I/O供电； 具备16KB的I-Cache和16KB的D-Cache/MMU； 外部存储控制器（SDRAM 控制和片选逻辑） LCD 控制器（大支持 4K 色 STN 和 256K 色 TFT）提供 1 通道 LCD 专用 DMA。4 通道 DMA 并

55、有外部请求引脚。3 通道 UART(IrDA1.0,16 字节 Tx FIFO，和 16 字节 Rx FIFO)/2 通道 SPI1 通道多主 IIC-BUS/1 通道 IIS-BUS 控制器。兼容 SD 主接口协议 1.0 版和 MMC 卡协议 2.11 兼容版。2 端口 USB 主机/1 端口 USB 设备（1.1 版）4 通道 PWM 定时器和 1 通道内部定时器 看门狗定时器 117 个通用 I/O 口和 24 通道外部中断源。 功耗控制模式：具有普通，慢速，空闲和掉电模式。 z 8 通道 10 比特 ADC 和触摸屏接口 具有日历功能的 RTC 具有 PLL 片上时钟发生器3.1.1

56、串口通信串口通信的概念，即串口按位（bit）发送和接收字节 通信协议是指通信双方按照约定的数据格式、同步方式、传送速度、传送步骤等规程来进行数据传输 本次采用异步通信 ，其特点是通信双方以一个字符(包括特定附加位)作为数据传输单位，且发送方传送字符的间隔时间是不定的。在传输一个字符时总是从起始位开始，以停止位结束。如图1所示： 图1 串行数据帧格式S3C2410的UART提供3个独立的异步串行通信端口，每个端口可以基于中断或者DMA进行操作。换句话说，UART控制器可以在CPU和UART之间产生一个中断或者DMA请求来传输数据。UART在系统时钟下运行可支持高达230.4K的波特率，如果使用外

57、部设备提供的UEXTCLK，UART的速度还可以更高。每个UART通道各含有两个16位的接收和发送FIFO。S3C2410的UART包括可编程的波特率，红外 接收/发送，一个或两个停止位插入，5-8位数据宽度和奇偶校验。每个UART包括一个波特率发生器、一个发送器、一个接收器和一个控制单元，如图11-1所示。波特率发生器的输入可以是PCLK或者UEXTCLK。发送器和接收器包含16位的FIFO和移位寄存器，数据被送入FIFO，然后被复制到发送移位寄存器准备发送，然后数据按位从发送数据引脚TxDn输出。同时，接收数据从接收数据引脚RxDn按位移入接收移位寄存器，并复制到FIFO。特性 RxD0,

58、 TxD0, RxD1, TxD1, RxD2, 和TxD2基于中断或者DMA操作 UART Ch 0, 1, 和 2 具有 IrDA 1.0 & 16 字节 FIFO UART Ch 0 和 1 具有 nRTS0, nCTS0, nRTS1, 和 nCTS1 支持发生/接收握手 3.2 方案设计 图2 通信系统的组成框图本系统是以嵌入式芯片S3C2410为核心的最小嵌入式系统构建方法，给出了S3C2410的复位电路、调试接口、电源电路、存储器电路和串口电路等硬件组成。3.3 电路设计 3.3.1 电源设计S3C2410工作时内核需要1. 8 V电压，I/ O端口和外设需要3. 3 V

59、电压. VDDi/VDDiarm引脚口是供S3C2410内核的1. 8 V电压;VDDalive引脚是功能复位和端口状态寄存器电压. M12引脚RTCVDD是RT C模块的1. 8 V电压，用电池供电保证系统的掉电后保持实时时钟.VDDOP引脚是I/ O端口3. 3V电压;V DDM OP引脚是存储器I/ O端口电压;还有一系列VSS引脚需要接到电源地上.3. 3 V电压从SV用A M S 1117- 3. 3转换得到如图3所示;1.8V从3. 3 V通过MIC5207-1. 8转换得到。如图3所示。 图 3 电源电路3.3.2晶振电路S3C2410内部有时钟管理模块，有2个锁相环，其中M P

60、LL能够产生CPU卞频FCLK,AHB总线外设时钟HCLK和APB总线外设时钟PCLK; UPLL产生USB模块的时钟。OM3,OM2都接地时，主时钟源和U SB模块时钟源都由外接晶振产生。在XTIpll和XTOpll之间连接主晶振，可以选择12 MHz品振，通过内部寄存器的设置产生不同频率的FOLK, H CLK和PCLK;在XT Irtc和XTOrtc上需要接32.768 kHz的晶振供RTC模块使用.同时在MPLLCAP和UPLLCAP上也要外接5pF的环路滤波电容。晶振电路如图4所示。 图 4 晶振电路3.3.3 复位电路S3C2410的J12引脚为nRESET复位引脚，nRESET上

61、给4个FOLK时间的低电平后就可以复位.可以设计如图5所小的复位电路，其中上电复位是靠RC电路特性完成，开关二极管1N4148在手动复位时对电容起快速放电的作用，因此可以把复位电平快速拉到OV。反响门74H C 14可以起到延时作用，保证有足够的复位时间。 图5 复位电路3.3.4 JTAG接口 S3C2410有标准的JTAG接口，TCI(H6)为测试时钟输入；TDI(J1)为测试数据输入；TDO(JS)为测试数据输出；TMS(J3)为测试模式选择，TMS用来设置JTA G接日处于某种特定的测试式；nTRST ( H 5)为测试复位，输入引脚，低电平有效。其nTRST,TMS,TCK,TDI需

62、要接10K的上拉电阻。通过，JTAG日可以完成芯片测试或在线编程。3.3.5 存储器设计S3C2410有32根数据线和27根地址线，因此地址线的寻址范围为128 M；但是S3C2410还有8根存储器芯片片选信号线nGCSO- nGCS7，因此总的寻址空间为128M * 8= 1G。Nand Flash启动模式下复位时S3C2410的存储器映射如图6所示。如当访问物理地址Ox08000000- 0x10000000内的地址则nGCSl自动为低电平，以此类推。通过图6可知SDRAM只能连接在nGCS6和nGCS7片选引脚上。S3C2410提供了SDRAM的接口，其中包括nSRAS：行信号锁存；nS

63、CAS：列信号锁存；nSCS(就是nGCS 6 )：片选信号； 图 6DQM3:0:数据屏蔽 ； SCLI 1: 0；时钟；SCKE：时钟有效；nBE 3: 0：高/低字节有效；nWBE 3:0：写有效。MT48LC16M16A2P是4块16位32M的SDRAM存储器。MT48LC16M16A2P的行地址13位为A 0-A 12，列地址9位为CAO- CA8，行和列地址是复用的。MT48LC16M16A2P包括4个块，通过BA0,BA1的组合选择块。MT48LC16M16A2P是16位存储器，因此数据线为 DQO-DQ15，还有CS片选，CLK时钟，CKE时钟使能，RAS行锁存，CAS列锁存，

64、WE写使能等引脚.图7表示MT48LC16M16A2P和S3C2410的连接方法，其中BA0, BA1需要连接ADD24和 A DDR25，通过S3C2410的说明可知，因为内存总大小是64M因此块选择信号必须使用A DDR24和ADDR25。S3C2410内部有NAND Flash控制器，支持从NADN Flash启动.图7是K9F1208 64M Flash芯片和S3C2410的连接方式.S3C2410采用一组内部寄存器来完成NAND Flash的操作. 图 7 存储器连接电路3.3.6串口电路S3C2410的DART提供了二个同步串行IO日，图8是COMO的连接方式。串口数据的收发有查询

65、方式、中断方式和DMA方式等，这些可以在UCONO寄存器中设置。UTXH0把要发送的数据写入此寄存器。URXH0读此寄存器获得串日接收的数据。串日一般可以用程序运行信息的输出和程序调试。 图 8 串口连接电路3.4 软件设计在本系统中，指纹图像识别部分的算法主要通过S3C2410芯片来完成。 当S3C2410的OM0,OM1引脚接低电平时S3C2410就从NADN Flash启动.在NAND Flash启动模式下上电后NAND Flash控制器自动将NAND Flash的最前面的4k区域拷贝到所谓的" steppingstone"单面.这一过程完全由硬件自动实现."

66、; steppingstone”实际上是S3C2410内部的一个SRA M，因为NADN Flash不支持程序片内运行，因此必须把NAND Flash内的指令拷贝到SRAM或SDRAM中才可以运行.在拷贝完前4k代码后，NAND Flash控制器自动将“steppingstone”映射到arm地址空间0x00000000开始的前4k区域.在映射过程完成后NAND Flash控制器将pc指针直接指向arm地址空间的0x00000000位置，准备开始执行“steppingstone”上的代码。而“steppingstone”上从NAND Flash拷贝过来的4k代码，是程序员写的boot loader的前4k代码。 boot loader之前写好，并己经被烧写到NAND Flash的。x00000000开始区域。3.4.1Boot loader 工作原理 Boot loader是引导操作系统的程序，也是开发阶段目标板和 PC机的通信工具。Boot loader一般都放在NAND Flash的起始位置，这样上电后Bootbader的第一个指令被自动执行。由于Boot Loader的实现依赖于CPU的体系结构，因此大多数Bo