EDA技术试汇总题库

1、EDA试题库建设70%根底题,20%中档题,10%提升题试题容量：20套试卷,其中每套试题 填空题10空每空2分,选择题10题每题2分,简做题4题每题5 分,分析题2题每题10分,设计题2题每题10分.根底题局部填空题140空1 . 一般把EDA技术的开展分为CAD、CAE和EDA三个阶段.2 . EDA设计流程包括 设计准备 、设计输入、设计处理和器件编程四个步骤.3 .时序仿真是在设计输入完成之后,选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真.4 . VHDL的数据对象包括 变量、常量和信号,它们是用来存放各种类型数 据的容器.5 .图形文件设计结束后一定要通过仿

2、真,检查设计文件是否正确.6 .以EDA方式设计实现的电路设计文件,最终可以编程下载到 FPGA或者CPLD 芯片中,完成硬件设计和验证.7 . MAX+PLUS 的文本文件类型是.VHD .8 .在PC上利用VHDL进行工程设计,不允许在根目录下进行,必须在根目录为设计建立一个工程目录.9 . VHDL源程序的文件名应与实体名相同,否那么无法通过编译.10 .常用EDA的设计输入方式包括 文本输入方式、图形输入方式、波形输入方式.11 .在VHDL程序中,实体和结构体是两个必须的根本局部.12 .将硬件描述语言转化为硬件电路的重要工具软件称为HDL综合器.13、VHDL的数据对象分为常量、变

3、量和信号3类.14、VHDL的 操作 符 包括 算术 运算符和符号运算符.15、常用硬件描述语言有 Verilog HDL 、AHDL 以及VHDL .16、VHDL根本语句有顺序语句、并行语句和属性自定义语句.17、VHDL同或逻辑操作符是XNOR .18、原理图文件类型后缀名是 .GDF, Verilog HDL 语言文本文件类型的后缀名是.V .19、十六进制数16#E#E1对应的十进制数值是224 .20、一个完整的VHDL程序应包含三个根本局部,即库文件说明、程序包应用说明和实 体和结构体说明.21、VHDL不等于关系运算符是/二.22、STD_LOGIC_1164 程序包是 IEE

4、E 库中最常用的程序包.23 .文本输入是指采用硬件描述语言进行电路设计的方式.24 .当前最流行的并成为 IEEE标准的硬件描述语言包括vhdl 和verilog.25 .采用PLD进行的数字系统设计,是基于芯片的设计或称之为自底向上的设计.26 .硬件描述语言 HDL给PLD和数字系统的设计带来了更新的设计方法和理念,产 生了目前最常用的并称之为自顶向下的设计法.27 .EDA工具大致可以分为设计输入编辑器、仿真器、hdl综合器、适配器 以及下载器等5个模块.28 .将硬件描述语言转化为硬件电路的重要工具软件称为综合器.29 .用MAX+plusII 输入法设计的文件不能直接保存在根目录上

5、,因此设计者在进入设计之前,应当在计算机中建立保存设计文件的工程.30 .假设在MAX+plusII 集成环境下,执行原理图输入设计方法,应选择block diagram/Schematic 命令方式.31 .假设在 MAX+plusII 集成环境下,执行文本输入设计方法,应选择 .vhd 方式.32 . maxplus2max2libprim 是 MAX+plusII根本 元件库,其中包括门电路、触发器、电源、输入、输出等元件.33 . maxplus2max2libmf 是函数元件库,包括加法器、编码器、译码器 数据选择器数据、移位存放器等 74系列器件.34 .图形文件设计结束后一定要通

6、过编译,检查设计文件是否正确.35 .在MAX+plusII 集成环境下可以执行生成元件 命令,为通过编译的图形文件产生一个元件符号.这个元件符号可以被用于其他的图形文件设计,以实现多层次的系统电路设计.36 .执行MAX+p1us Il 的“Timlng Analyzer 命令,可以 设计电路输入与输出波形间的 延时量.37 .指定设计电路的输入/输出端口与目标芯片引脚的连接关系的过程称为端口映射38 . MAX+plusII 的波形文件类型是.swf.39 .层次化设计是将一个大的设计工程分解为假设干个子工程或者假设干个层次来完成的.先从顶层的电路设计开始,然后在 顶层的设计中逐级调用底层

7、的设计结果,直至实现系统电路的设计.40 . 一个工程的输入输出端口是定义在实体中中.41 .描述工程具有逻辑功能的是结构体.42 .关键字ARCHITECTURE定义的是结构体43 . 1987标准的VHDL语言对大小写不敏感.44 .关于1987标准的VHDL语言中,标识符必须以英文字母开头.45 .VHDL语言中变量定义的位置是结构体中特定位置.46 . VHDL语言中信号定义的位置是结构体中特定位置.47 .变量赋值号是:=工信号赋彳1号是<二.48 . IF语句属于顺序语句.49 . LOOP语句属于顺序语句.50 . PROCESS语句属于并行语句.51 . CASE语句属于

8、顺序语句.52 . EDA的中文含义是电子设计自动化.53 .可编程逻辑器件的英文简称是 PLD .54 .现场可编程门阵列的英文简称是 FPGA.55 .在EDA中,ISP的中文含义是在系统编程.56 . EPF10K20TC144-4 具有144 个管脚.57 . MAXPLUSII中原理图的后缀是.GDF.58 . VHDL语言共支持四种常用库,其中 WORK库是用户的 VHDL设计现行工作库.59 .在EDA工具中,能将硬件描述语言转换为硬件电路的重要工具软件称为综合器.60 .在VHDL的CASE语句中,条件句中的“=> 不是操作符号,它只相当与 THEN 作用.61 . as

9、sign >pin/location chip 命令是 MAXPLUSII软件中引脚锁定的命令.62 .在VHDL中,可以用语句clock' event and clock= ' 0' 表示检测clock下降沿.定义循环次数为8次.63 .在 VHDL 中,语句" FOR I IN 0 TO 7 LOOP64 .在VHDL中,PROCESS结构内部是由顺序语句组成的.65 .执行MAX+PLUSII的Simulator 命令,可以对设计的电路进行仿真.66 .执行MAX+PLUSII的Compiler 命令,可以对设计的电路进行编译.67 .执行MAX+

10、PLUSII的Programmer 命令,可以对设计的电路进行下载.68 .在VHDL中,PROCESS本身是并行语句.69 .在元件例化语句中,用=>符号实现名称映射,将例化元件端口声明语句中的信号与PORT MAP中的信号名关联起来.70 .在MAX+PLUSII集成环境下为图形文件产生一个元件符号的主要作用是被高层次电路设计调用.71 .在MAX+PLUSII工具软件中,完成网表提取、数据库建立、逻辑综合、逻辑分割、适配、 延时网表提取和编程文件汇编等操作,并检查设计文件是否正确的过程称为综合.72 .在VHDL中,IF语句中至少应有 1个条件句,条件句必须由 BOOLEAN 表

11、达式构成.73 .在VHDL中变量不能将信息带出对它定义的当前设计单元.74 .在VHDL中,一个设计实体可以拥有一个或多个结构体.75 .在VHDL的IEEE标准库中,预定义白标准逻辑数据STD_LOGIC有9种逻辑值.76 .在 VHDL 中,用语句clock ' EVENT AND clock= '1'表示 clock 的上升沿.77、仿真是对电路设计的一种间接的检测方法.78 . Quartus II中建立设计工程的菜单是"File" 一 " New Project Wizard ".79 .执行 Quartus II 的

12、Create / Update / Create Symbol Files for Current File命令,可以为设计电路建立一个元件符号.80 .使用Quartus II的图形编辑方式输入的电路原理图文件必须通过编译才能进行仿真验证.81 . Quartus II的波形文件当中设置仿真时间的命令是( Edit/ Time Bar ).82 .完整的IF语句,其综合结果可实现(组合逻辑电路).83 .描述工程具有逻辑功能的是(结构体).84 . protel原理图设计时,按下(Q)键可实现英制和公制的转换.85 .在VHDL语言的程序中,注释使用(-)符号.86 . protel原理图设

13、计时,按下(E+M+M 键)快捷键可实现“移动功能.87 .在放置元器件的过程按下(TAB )键可以调出元件属性对话框.88 . 40mil 大约等于(0.001)m. A、B、0.001cm C、0.001inch D、0.001mm89 .通常所说的几层板指的是(钻孔图层)的层数.90 .执行(Align T op )命令操作,元器件按顶端对齐.91 .执行(Align Bottom )命令操作,元器件按底端对齐.92 .执行(Align Left)命令操作,元器件按左端对齐.93 .执行(Align Right )命令操作,元气件按右端对齐.94 .原理图设计时,实现连接导线应选择(Pl

14、ace/Wire)命令.95 .要翻开原理图编辑器,应执行(Schematic)菜单命令.96 .进行原理图设计,必须启动( Schematic )编辑器.97 .使用计算机键盘上的(Page Down )键可实现原理图图样的缩小.98 .往原理图图样上放置元器件前必须先(装载元器件库).99 .执行(Tools/Preferences )命令,即可弹出PCB系统参数设置对话框.100 .在印制电路板的(Keep Out Layer )层画出的封闭多边形,用于定义印制电路板形状及尺寸.101 .印制电路板的Silkscreen Layers层主要用于绘制元器件外形轮廓以及标识元器件标号等.该类

15、层共有两层.102 .在放置元器件封装过程中,按Y键使元器件封装旋转.103 .在放置元器件封装过程中,按 X 键使元器件在水平方向左右翻转.104 .在放置元器件封装过程中,按 Y 键使元器件在竖直方向上下翻转.105 .在放置元器件封装过程中,按 L 键使元器件封装从顶层移到底层.106 .在放置导线过程中,可以按 Back Space 键来取消前段导线.107 .在放置导线过程中,可以按 Shift+Space 键来切换布线模式.108 .执行Center Horizontal 命令操作,元器件按水平中央线对齐.109 . MAX+plus II支持原理图、VHDL、Verilog 语言

16、及以波形与 EDIF等格式的文件,并支持混合设计、功能仿真和时序仿真.110 .结构体是用于描述设计实体的内部结构以及实体端口间的逻辑关系,它不能单独存在,必须有一个界面说明即实体.对具有多个结构体的实体,必须用CONFIGURATION 配置语句指明用于综合的结构体和用于仿真的结构体.111 .由已定义的、数据类型不同的对象元素构成的数组称为记录类型的对象.共计140空选择题140题1 .关于EDA技术的设计流程,以下顺序正确的选项是A A原理图/HDL文本输入一功能仿真一综合一适配一编程下载一硬件测试B原理图/HDL文本输入一适配一综合一功能仿真一编程下载一硬件测试；C原理图/HDL文本输

17、入一功能仿真一综合一编程下载一适配硬件测试；D原理图/HDL文本输入一功能仿真一适配一编程下载一综合一硬件测试2 .对利用原理图输入设计方法进行数字电路系统设计,下面说法是不正确的 CA 原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计；B 原理图输入设计方法一般是一种自底向上的设计方法；C 原理图输入设计方法无法对电路进行功能描述；D 原理图输入设计方法也可进行层次化设计.3 . Quartus II的设计文件不能直接保存在 B .A系统默认路径B硬盘根目录C工程文件夹D用户自定义工程目录4 .使用Quartus II工具软件建立仿真文件,应采用 D 方式.A .图形编辑 B

18、.文本编辑C .符号编辑D .波形编辑5 .建立设计工程的菜单是 C .A. “File“New " B , “Project “New Project Wizard " C. “File“NewProject Wizard6 .在Quartus II集成环境下为图形文件产生一个元件符号的主要用途是D .A.仿真B.编译7 .仿真是对电路设计的一种 BA.直接的B .间接的8 . 执行Quartus II 的B 命令,A. Create Default SymbolC . CompilerC.综合D.被高层次电路设计调用检测方法.C.同步的D.异步的可以对设计电路进行功能仿

19、真或者时序仿真.B. Start SimulationD . Timing Analyzer9 . Quartus II的图形设计文件类型是A. . scf B . . bdf C . . vhdD . v10 . Quartus II 是 C A .高级语言 B .硬件描述语言C . EDA工具软件D .综合软件11 .使用Quartus II工具软件实现原理图设计输入,应采用 A 方式.A.模块/原理图文件 B .文本编辑C .符号编辑D .波形编辑12 . 一个能为VHDL综合器接受,并能作为一个独立的设计单元的完整的VHDL程序称为C .A .设计输入 B .设计输出C.设计实体D.设

20、计结构13 . VHDL常用的库是 A 标准库.A. IEEEB. STDC. WORKD. PACKAGE14 .在VHDL的端口声明语句中,用 A 声明端口为输入方向.A. INB. OUTC. INOUTD. BUFFER15 .在VHDL的端口声明语句中,用 B 声明端口为输出方向.A. INB. OUTC. INOUTD. BUFFER16 .在VHDL的端口声明语句中,用 C 声明端口为双向方向.A. INB. OUTC. INOUTD. BUFFER17 .在VHDL的端口声明语句中,用 D 声明端口为具有读功能的输出方向.A. INB. OUTC. INOUTD. BUFFER

21、18 .在VHDL标识符命名规那么中,以 A 开头的标识符是正确的.A .字母B .数字C .汉字D .下划线19 .在以下标识符中,C 是VHDL合法标识符.A.4haddeB. hadde4C. hadder4D. hadde在以下标识符中,A 是VHDL错误的标识符.A.4haddeB. hadde4C . hadder4D. haddeVHDL程序中的中间信号必须在中定义,变量必须在中定A.实体进程B.结构体进程进程进程D.结构体结构体在 VHDL中,目标变量的赋值符A.在 VHDL中,目标信号的赋值符号是).A.在 VHDL的FOR LOOP语句中的循环变量是个临时变量,属于LOO

22、P语句的局部变量,B事先声明.A.必须C.其类型要D.其属性要25.在 VHDL的并行语句之前,可以用C 来传送往来信息.A.变量B .变量和信号C.信号D.常量26.在 VHDL中,PROCESS结构是由A 语句组成的.A.顺序B .顺序和并行D .任何27.在 VHDL中,条件信号赋值语句WHEN ELSE 属于C 语句.A.并行兼顺序B.顺序D .任意28 .在元件例化COMPONENT 语句中,用 D符号实现名称映射,将例化元件端口声明语句中的信号名与PORT MAP 中的信号名关联起来.(4) CPLD ASIC b复杂可编程逻辑器件d静态随机存取存储器f超高速硬件描述语言h美国电子

23、工程师协会j专用集成电A .D.进程体D.进程A .D.配置A.29 .把上边的英文缩略语和下边的中文意思对应起来.(1) EDA (2) FPGA (3) SOC(6) SRAM ISP (8) VHDL (9) BST (10) IEEE a片上系统c现场可编程门阵列e在系统可编程g边界扫描测试技术i电子设计自动化30 . 一个工程的输入输出端口是定义在A.实体中 B.结构体中 C.任何位置31 .描述工程具有逻辑功能的是BA.实体B.结构体 C.配置32 . 关键字 ARCHITECTURE 定义的是A.结构体B.进程C.实体33 . 1987标准的VHDL语言对大小写是D .A.敏感的

24、 B.只能用小写 C.只能用大写D.不敏感34 .关于1987标准的VHDL语言中,标识符描述正确的选项是 AA.必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以35 .符合1987VHDL 标准的标识符是A .A. a_2_3B. a 2 C. 2_2_aD. 2a36 .不符合1987VHDL标准的标识符是CA. a_1_inB. a_in_2 C. 2_aD. asd_137 .变量和信号的描述正确的选项是A .A.变量赋值号是:= B.信号赋彳1号是:=C.变量赋值号是=D.二者没有区别38 .下面数据中属于实数的是 A.A. 4.2B. 3 C. TD.

25、"11011 STD_LOGIG_1164 中定义的高阻是字符D.A. XB. x C. zD. Z39 . STD_LOGIG_1164 中字符H定义的是 A .A.弱信号1B.弱信号0 C.没有这个定义D.初始值40 .如果a=1,b=0 ,那么逻辑表达式(a AND b ) OR ( NOT b AND a )的值是A. 0B. 1C. 2D.不确定41 .不属于顺序语句的是C .A. IF 语句B. LOOP 语句 C. PROCESS 语句D. CASE 语句42 . EDA的中文含义是A .A.电子设计自动化B.计算机辅助计算C.计算机辅助教学D.计算机辅助制造43 .可

26、编程逻辑器件的英文简称是D .A. FPGAB. PLA C. PALD. PLD44 .现场可编程门阵列的英文简称是A .A. FPGAB. PLAC. PALD. PLD45 . 在EDA中,IP的中文含义是A.网络供给商B.在系统编程C.没有特定意义D.知识产权核46 . EPF10K30TC144-4 具有多少个管脚A .A.144 个B.84 个C. 15个D.不确定Quartus II是哪个公司的软件A .A. ALTERA B. ATMEL C. LATTICE D. XILINX47. VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库：D .A.IEEE

27、库B.VITAL 库 C.STD 库D.WORK 工作库48 .以下语句中,不属于并行语句的是：B .A.进程语句B.CASE语句C.元件例化语句D.WHEN ELSE语句49 .以下关于变量的说法正确的选项是A .A.变量是一个局部量,它只能在进程和子程序中使用.B.变量的赋值不是立即发生的,它需要有一个8延时.C.在进程的敏感信号表中,既可以使用信号,也可以使用变量.D.变量赋值的一般表达式为：目标变量名 <=表达式.50. VHDL语言是一种结构化设计语言；一个设计实体电路模块包括实体与结构体两局部,结构体描述 B.A.器件外部特性B.器件的内部功能 C.器件的综合约束 E.器件外

28、部特性与内部功能51 .在VHDL中,为定义的信号赋初值,应该使用C 符号.A.=:B. = C.:D. <=52 .在VHDL的IEEE标准库中,预定义的标准逻辑位STD_LOGIC 的数据类型中是用B 表小的.A.小写字母和数字B,大写字母数字C,大或小写字母和数字D.全部是数字53 .在VHDL的IEEE标准库中,预定义的标准逻辑数据 STD_LOGIC有 C种逻辑值.A. 2B. 3C. 9D. 854 .在VHDL中,条件信号赋值语句WHEN_ELSE属于 C 语句.A.并行和顺序B.顺序 C.并行D.不存在的55 .在Quartus II中,新建时序波形文件时应选择D(A)

29、Editor file(B) Graphic Editor file(C) Text Editor file( D) Vector waveform file56 .描述工程具有逻辑功能的是B oA.实体B.结构体 C.配置D.进程57 .关键字ARCHITECTURE定义的是A .A.结构体B.进程 C.实体D.配置58 . 1987标准的VHDL语言对大小写是D .A.敏感的B.只能用小写C.只能用大写 D.不敏感59 .关于1987标准的VHDL语言中,标识符描述正确的选项是 A oA.必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以60 .关于1987标准的

30、VHDL语言中,标识符描述正确的选项是B .A.下划线可以连用B.下划线不能连用C.不能使用下划线D.可以使用任何字符61 .符合1987VHDL 标准的标识符是A .A. A_2B. A+2C. 2AD. 2262 .符合1987VHDL 标准的标识符是A .A. a_2_3B. a 2 C. 2_2_aD. 2a63 .不符合1987VHDL标准的标识符是 D .A. a2b2B. albl C. ad12D. %5064 . VHDL语言中变量定义的位置是D oA.实体中中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置65 . VHDL语言中信号定义的位置是D qA.

31、实体中任何位置B.实体中特定位置C.结构体中任何位置 D.结构体中特定位置66 .变量和信号的描述正确的选项是 A.A.变量赋值号是:=B.信号赋彳1号是:=C.变量赋值号是二 D.二者没有区别67 .变量和信号的描述正确的选项是B .A.变量可以带出进程B.信号可以带出进程C.信号不能带出进程 D.二者没有区别68 .关于VHDL数据类型,正确的选项是 .A.用户不能定义子类型B.用户可以定义子类型C.用户可以定义任何类型的数据D.前面三个答案都是错误的69 .可以不必声明而直接引用的数据类型是C .A. STD_LOGIC B. STD_LOGIC_VECTOR C. BIT D.前面三个

32、答案都是错误的70 .使用STD_LOGIG_1164 使用的数据类型时 B.A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D,必须在结构体中声明71 .正确给变量X赋值的语句是B .A. X<=A+B; B. X:=A+b; C. X=A+B;D.前面的都不正确72 .以下语句中,不属于并行语句的是：B .A.进程语句B.CASE语句C.元件例化语句D.WHEN ELSE语句73 .关于VHDL中的数字,请找出以下数字中数值最小的一个：A. 2#1111_1110#B. 8#276# C. 10#170#D. 16#E#E174 .关于VHDL中的数字,请找出以下数字中

33、最大的一个： .A. 2#1111_1110#B.8#276# C. 0#170#D.6#E#E175 .以下标识符中,B是不合法的标识符.A. State.B. 9moon C. Not_Ack_0D. signal76 .在VHDL语言描述中.定义数据类型通常采用的关键词是(C )(A) signal(B) variable(C) type(D) set77 .在VHDL语言的程序中,注释使用以下的哪一种符号？( B )(A) /(B)-(C);(D) _ _78 .关于元件例化的描述中,正确的有(B )(A) 元件例化根据例化语句中所定义的例化元件端口名和当前系统的连接实体1)名字关联方

34、式2)功能关联端口名的接口表达方式来说,有两种方式： 方式(B) 元件例化根据例化语句中所定义的例化元件端口名和当前系统的连接实体端口名的接口表达方式来说,有两种方式： 1)名字关联方式 2)位置关联方式(C) 在位置关联方式的例化语句中,表达式的位置可以互换(D) 为了方便书写程序,元件例化名可以省略79 .一个进程中允许描述对应于 时钟信号的同步时序逻辑(A )(A)一个(B)两个(C) 三个(D)多个80 .在以下4种语言中属于硬件描述语言的是(A )(A) VHDL(B) VC(C) VB(D) Delphi81 . Protel 99SE是用于( B )的设计软件.A电气工程B电子线

35、路C机械工程D建筑工程82 .Protel 99 SE 原理图设计工具栏共有( C )个.A. 5B. 6C. 7D. 883 .执行(B )命令操作,元器件按垂直均匀分布.A.VerticallyB.Distribute Vertically C.Center VerticallyD.Distribute84 .执行(D )命令操作,元器件按底端对齐.A.Align Right B.Align T op C.Align Left D.Align Bottom85 .执行(A )命令操作,元器件按右端对齐.A.Align Right B.Align T op C.Align Left D.Al

36、ign Bottom86 .原理图设计时,实现连接导线应选择(B )命令.A.Place /LineB.Place/WireC.WireD.Line87 .进行原理图设计,必须启动 B 编辑器.A.PCBB.Schematic C Schematic LibraryD.PCBLibrary88 .往原理图图样上放置元器件前必须先 B .A.翻开浏览器B.装载元器件库C.翻开PCB编辑器D.创立设计数据库文件89 .仿真库Fuse.lib中包含了一般的熔丝元器件,Designator 指的是熔丝的 AA.名称 B.电流 C.阻抗90 .网络表中有关网络的定义是A.以“开始,以“结束C.以“开始,

37、以“结束91 .执行B 命令,即可弹出A.Design/Bord OptionsC.Options92 .在放置导线过程中,可以按A. Back Space B. EnterD.不清楚C .B.以“开始,以“结束D.以“开始,以“ 结束PCB系统参数设置对话框.B.Tools/PreferencesD.PreferencesA 键来取消前段导线.C.ShiftD.Tab93 .Protel99 SE提供了 B层为内部电源/接地层.A.2B.16C.32D.894 .印制电路板的B 层主要是作为说明使用.D.Multi LayerA.Keep Out LayerB.Top OverlayC.Me

38、chanical Layers95.在放置元器件封装过程中,按D 键使元器件封装旋转.A.XB.YC.LD.空格键96.在放置元器件封装过程中,按B 键使元器件在竖直方向上下翻转.A.XB.YC.LD.空格键97.在放置导线过程中,可以按C 键来切换布线模式.A.Back Space B. Enter C.Shift+Space D.Tab 98.Protel99 SE 为PCB编辑器提供的设计规那么共分为 D 类.A.8B.10C.12D.6C .99 . Protel 99 SE 原理图文件的格式为A.SchlibB.SchDocC.SchD.Sdf100.执行C 命令操作,元器件按水平中

39、央线对齐.A.CenterB.Distribute HorizontallyC.Center HorizontalD.Horizontal101.执行B 命令操作,元器件按顶端对齐.A.Align Right B.Align T op C.Align LeftD.Align Bottom102.执行C 命令操作,元器件按左端对齐A.Align RightB.Align T op C.Align LeftD.Align Bottom103.原理图设计时,按下B 可使元器件旋转90 °.A.回车键 B.空格键C.X键D.Y键104.要翻开原理图编辑器,应执行C 菜单命令.A.PCB Pr

40、oject B.PCBC.SchematicD.Schematic Library105.进行原理图设计,必须启动B编辑器.A.PCB.SchematicC Schematic LibraryD.PCB Library106 .网络表中有关元器件的定义是A.以“开始,以“结束C.以“开始,以“结束107 .PCB的布局是指B .A.连线排列A .B.以“开始,以“结束D.以“ 开始,以“ 结束B.元器件的排列C.元器件与连线排列D.除元器件与连线以外的实体排列108.Protel99 SE提供了多达C 层为铜膜信号层.A.2B.16C.32D.8109 .在印制电路板的B 层画出的封闭多边形,

41、用于定义印制电路板形状及尺寸.A.Multi LayerB. Mechanical Layers C.T op OverlayD.Bottom overlay110 .印制电路板的B 层主要用于绘制元器件外形轮廓以及标识元器件标号等.该类层 共有两层.A.Keep Out LayerC.Mechanical Layers111 .在放置元器件封装过程中,按A.XB.YC.L112 .在放置元器件封装过程中,按A.XB.YC.L113 .在放置导线过程中,可以按B.Silkscreen LayersD.Multi LayerA 键使元器件在水平方向左右翻转.D.空格键C 键使元器件封装从顶层移到

42、底层.D.空格键C 键来切换布线模式.A.Back Space B. Enter C.Shift+Space D.Tab114 .Protel99 SE 为PCB编辑器提供的设计规那么共分为 D 类.A.8B.10C.12D.6115 .原理图设计窗口顶部为主菜单和主工具栏,左部为 A .A.设计治理器B.底部为状态栏C.常用工具栏D.命令栏116 .网络表的内容主要由两局部组成：元器件描述和 A .A.网络连接描述B.元器件编号C.元器件名称D.元器件封装117 .工作层中的信号板层Signal Layers 包括底层、中间层和 D .A.内部电源/地线层B.其它工作层C.机械板层D.顶层1

43、18 .Protel 99 SE 可以直接创立一个A 文件.A. *.DDB B. *.Lib C. *.PCB D. *.Sch菜单中.119 .原理图可以生成各种类型的报表,生成各种报表的命令都在AA.ReportsB.File C.EditD.Help120 .原理图文件的扩展名是 A .A.SchB.ERCC.PCBD.DDB121 .设计电路板文件的扩展名是 C .A.SchB.ERCC.PCBD.DDB122 .创立元器件封装库文件的扩展名是 B .A.Sch B.Lib C.PCB D.DDB123 .原理图电气规那么检查后产生文件的扩展名是 B .A.SchB.ERCC.PCB

44、D.DDB124 .网络表文件的扩展名是 B .A.SchB.NETC.PCBD.DDB125 .元器件列表文件Protel Format 格式的扩展名是 B .A.csvB.bomC.PCBD.xls126 .元器件列表文件CSV Format 格式的扩展名是 A .A.csv B.bomC.PCB D.xls127 .元器件列表文件Client Spreadsheet 格式的扩展名是 D .A.csv B.bomC.PCB D.xls128 .元器件列表文件的格式有三种,其中A 与EXCEL格式类似.A. Client SpreadsheetB. CSV FormatC. Protel F

45、ormatD.xls129 .根据元器件的焊盘种类不同,元件封装可分为插针式元器件封装和 A 两种类型.A.表贴式元器件封装B.焊盘130 . RB 代表A .A.电解电容 B.管状元器件C.131 . AXIAL 代表B .A.电解电容B.管状元器件C.132 . DIP 代表D .A.电解电容B.管状元器件C.133 . SIP 代表B .C.导线D.过孔二极管D.双列直插式元器件二极管D.双列直插式元器件二极管D.双列直插式元器件A.电解电容B.单列直插式元器件134 . DIP 代表D .A.电解电容B.单列直插式元器件135 .元器件石英晶体振荡器的封装是C.二极管D.双列直插式元器

46、件C.二极管D.双列直插式元器件D .A. DIP B. SIP C. AXIAL D.XTAL1136 .元器件可变电阻POT1、POT2的封装是B .A. DIPB. VR1C. AXIALD.XTAL1137 .电阻类的封装是 C .A. DIP B. RB C. AXIAL D.XTAL1138 .晶体管的封装是 C .A. DIP B. RB C. TO-xxx D.XTAL1139 . PCB编辑器中放置元器件工具栏是 A .A. Component PlacementB. Find SelectionC. Placement ToolsD.Wiring Tools140 . PC

47、B编辑器中放置工具栏是 C .A. Component PlacementB. Find SelectionC. Placement ToolsD.Wiring Tools简做题56题1、谈谈你对EDA技术的理解.什么是EDA.EDA技术就是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真,直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子

48、系统或专用集成芯片的一门新技术,或称为IES/ASIC自动设计技术.2.简要解释建模、仿真和综合的含义.答：建模是指用硬件描述语言描述电路的功能.仿真是指验证电路的功能.综合是指把软件模型转化为硬件电路.3、EDA技术的主要特征有哪些？答：自顶向下的设计方法； 采用硬件描述语言；高层综合优化；并行工程；开放性和标准化.4、什么是硬件描述语言？答：是一种用于设计硬件电子系统的计算机语言,它用软件编程的方式来描述电子系统的功能、电路结构和连接形式；与传统的门级描述方式相比,它更适合复杂数字电子系统的设计.5、用硬件描述语言设计电路有哪些优点？突出的优点： 语言的公开可利用性； 设计与工艺的无关性；

49、 宽范围的描述水平； 便于组织大规模系统的设计；便于设计的复用、交流、保存和修改等.6、利用EDA技术进行电子系统的设计有什么特点？答：用软件的方式设计硬件； 用软件方式设计的系统到硬件系统的转换是由有关的开 发软件自动完成的； 设计过程中可用有关软件进行各种仿真； 系统可现场编程,在线升级；整个系统可集成在一个芯片上,体积小、功耗低、可靠性高.7、从使用的角度讲,EDA技术主要包括几个方面的内容？答：EDA技术的学习主要应掌握四个方面的内容：大规模可编程逻辑器件； 硬件描述语言； 软件开发工具； 实验开发系统.其中,硬件描述语言是重点.8、硬件描述语言 VHDL的特点是什么？VHDL是一种具

50、备形式化、层次化和标准化的硬件描述语言.1硬件相关结构2 VHDL的并发性3混合级描述以及混合级模拟.9、信号与变量的区别有哪些？信号可以用来描述哪些硬件特性？答：变量赋值与信号赋值的区别在于,变量具有局部特征,它的有效只局限于所定义的一个进程中,或一个子程序中,它是一个局部的、暂时性数据对象在某些#况下.对于它的赋信号那么不同,信值是立即发生的假设进程已启动,即是一种时间延迟为零的赋值行为.号具有全局性特征,它不但可以作为一个设计实体内部各单元之间数据传送的载体,而且可通过信号与其他的实体进行通信 端口本质上也是一种信号.信号的赋值并不是立即发生的,它发生在一个进程结束时.赋值过程总是有某种

51、延时的,它反映了硬件系统并不是立即发生的,它发生在一个进程结束时.赋值过程总是有某些延时的,它反映了硬件系统的重要特性,综合后可以找到与信号对应的硬件结构,如一根传输导线、一个输入/输出端口或一个D触发器等.10、名词解释：VHDL、实体说明、.结构体、类属表、数据对象、并行语句、程序包.答： VHDL Very high speed intergated circuit Hardware Description Language:非常高速集成电路的硬件描述语言.11、名词解释：结构体答：通过假设干并行语句来描述设计实体的逻辑功能行为描述或内部电路结构结构描述,从而建立设计实体输出与输入之间的关系.12、名词解释：类属表答：用来确定设计实体中定义的局部常数,用以将信息参数传递到实体,用类属表指明器件的一些特征.最常用的是上升沿和下降沿之类的延迟时间,负载电容、驱动水平和功耗等.13、名词解释：数据对象答:数据类型的载体,共有三种形式的对象：Constant 常量、Variable 变量、Signal信号.14、名词解释：并行语句答:并行语句有五种类型,可以把它们看成结构体的五种子结构.这五种语句结构本身是并行语句,但内部可能含有并行运行的逻