组成原理试题库

1、组成原理试题库 A按地址访问并顺序执行指令 C存储器按内部地址访问 输入、输出设备以及辅助存储器一般统称为（ 5、若某计算机字代表一条指令或指令的一部分，则称数据字 6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字 7、模拟计算机的特点：数值由连续量来表示，运算过程是连续的 8、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行. 填空题 简答题 14、什么是适配器？简述其功能 15、15、什么是 CPU？简述其功能 16、什么是存储容量？什么是单元地址? 17、什么是外存？简述其功能 18、什么是内存？简述其功能 19、指令和数据均存放在内存中，计算机如何区分它

2、们是指令还是数据? 20、冯诺依曼体系结构要点 答案：1. D 2. A 3. B 4. C 5. X 6. X 7. V 8. V 9.操作系统10.控制器运算器存储器输入设备输出设备11.系统软件应用软件12. 配微程序接主机和机器的部件作系一个转换器的作级以高主语言外设协调工计13.电子管5.晶体管包括运算器和大规模集成本功能岸规模集成电作控14.适 制、时间控制、数据加工。 16.解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位 KB、MB、GB来度量，存储容量越大，表示 计算机所能存储的信息量越多，反映了计算机存储空间的大小。 单元地址：单元地址简称地址，在存储器中每个存

3、储单元都有唯一的地址编号， 称为单元地址。 17.外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外 存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 18.解：内存：一般由半导体存储器构成，装在底版上，可直接 和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。 19. 一般来讲，在取指周期中从存储器读出的信息即指令 信息；而在执行周期中从存储器中读出的信息即为数据信息。 20.二进制；存储程序顺序执行；硬件由运算器、控制器、存储器、输入设备、输 出设备组成。 第二章第一章 1、控制器

4、、运算器和存储器合起来一般称为（ ）：D A、I/O部件B、内存储器才 C、外存储器 D、主机 冯？诺依曼机工作方式的基本特点是（ ）：A A I/O系统 B外围设备 C外存储器 D执行部件 计算机硬件能直接识别和执行的语言是（ ）：C 判断题A高级语言B汇编语言C机器语言 D符号语言 B精确结果处理 D自动工作 9、 系统软件包括：服务程序、语言程序、 操作系统 数据库管理系统 10、计算机的硬件基本组成包括 运算器 控制器 存储器 输入和 输出 五个部分. 11、计算机的软件一般分为 系统 和 应用 两大部分. 12、 计算机系统是一个由硬件和软件组成的多级层次结构，这通常由 高级语言级

5、汇编语言级 操作系统级 一般机器级 微程序设计级 等组成，在每一级上都可以进行 13、 计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化, 分别是 电子管 晶体管 中小规模集成电路 大规模和超大规模集成电路 和 巨大规模集成电路 组成原理试题库 1、float型数据通常用IEEE754单精度浮点数格式表示 .若编译器将float型变量x分配在一个32位浮点寄存器FR!中，且 x=-8.25,则FR1的内容是（ ） 2、不属于ALU的部件有 下列数中最大的是 若浮点数尾数用补码表示，则判断运算结果是否为规格化数的方法是: A阶符与数符相同为规格化数 B阶符与数符相异为规格化数 C数符

6、与尾数小数点后第一位数字相异为规格化数 D数符与尾数小数点后第一位数字相同为规格化数 10、算术/逻辑运算单元74181ALU可完成: A、16种算术运算功能 B、16种逻辑运算功能 C、16种算术运算功能和16种逻辑运算功能 D、4位乘法运算和除法运算功能 11、某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为: 13、下列数中最小的数为（） 14、补码表示的8位二进制定点小数所能表示数值的范围是 17、引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围 18、机器码是信息在计算机中的二进制表示形式 填空题 A、 C1040000H B、 C242000

7、0H C、 C1840000H D、 C1C20000H A加法器或乘法器 B移位器C逻辑运算部件 D指令寄存器 3、当且仅当（ ）发生时，称为浮点数溢出（上溢） A阶码上溢 B尾数上溢 C尾数与阶码同时上溢 D尾数或阶码上溢 4、处理器中的 ALU采用（ ）来实现 A时序电路 B组合逻辑电路 C控制电路 D模拟电路 制表示是程序中，讯类型的变量X的值为 -1088。程序执行时, x先被存放在16位的寄存器 R1中, 然后被算术右移 4位。则此时R1中的内容以16进 A、 FBC0H FFBCH C、0FBCH D、 87BCH A、 10000000B 125O C、 10000110(BC

8、D D、55H 一个8位二进制整数，采用补码表示, 且由 3个“ 1 ”和5个“ 0”组成，则其最小值是（） A、-127 B、-32 C、 -125 D、-3 某数在计算机中用 8421BCD码表示为0111 1000 1001，其真值是: A、 789D B、 789H C、 1887D D、 11110001001B 9、 A、+( 1 -2-32 ) +( 1-2-31 ) C、 2-32 D、2-31 12、若某数x的真值为-0.1010， 在计算机中该数表示为 1.0110，则该数所用的编码方法是（）码: A、 101001B B、52Q C、29D D、 233H A、-0.11

9、11111B0.1111111B C、-0.1111111B1.0000000B B、-1.0000000B0.1111111B D、-1.0000000B1.0000000B 15、某浮点数采用IEEE754单精度格式表示为 C5100000H,则该数的值是（ ）（注:选项中 内的值为上标） 判断题A、-1.125*210 B、-1.125*211 C、-0.125*210 -0.125*211 16、ASCII码即美国国家信息交换标准代码。标准 ASCII码占9位二进制位, 共表示 512种字符 组成原理试题库 19、 移码表示法主要用于表示 数的阶码E,以利于比较两个数指数的大小和 .操

10、作。 组成原理试题库 21、设机器数字长为8位（含1符号位），若机器数为81H（十六进制），当它分别代表原码、补码、反码和移码时，等价的十进制整数分别为 、 和 X浮=1101 , 00.100101y浮=1101 , 11.000100-y浮=1101 , 00.111100 二Ex=Ey 尾数相加 相加 00.100101 +11.000100 +00.111100 11.101001 01.100001 x+y浮=1101,11.101001 左规x+y浮=1100,11.010010 一 /. x+y= X (-0.101110) x-y浮=1101,01.100001 右规x-y浮=

11、1110,00.1100001 20、 （26H或63H ）异或135O 的值为i 22、 两个BCD码相加，当结果大于 9时，修正的方法是将结果 ，并产生进位输出 23、 现代计算机的运算器一般通过总线结构来组织。按其总线数不同，大体有 三种形式 24、 对阶时，使 阶向 阶看齐，使 阶的尾数向 移位，每 移一位，其阶码加一，直到两数的阶码相等为止 25、 按IEEE754规范，一个浮点数由 三个域组成，其中 的值等于指数的 加上一个固定 26、 在进行浮点加法运算时，需要完成为 等步骤. 27、 提高加法器运算速度的关键是 先行进位的含义是 28、 浮点运算器由 组成，它们都是 运算器 只

12、要求能执行 运算，而 要求能进行 运算 29、 设有七位二进制信息码 0110101，则低位增设偶校验码后的代码为 30、 为了提高运算器的速度, 可以采用 进位、 乘除法、流水线等并行措施. 计算题 31、X的补码为: 10101101 ，用负权的概念计算 X的真值 32、写出十进制数 -5的IEEE754编码 33、已知X和Y Y=-0.10011 用变形补码计算 X-Y同时指出运算结果是否溢出 (1) X=0.11011 Y= -0.11111 (2) X=0.10111 Y=0.11011 (3) X=0.11011 34、已知X和Y 10110 Y=-0.00001 用变形补码计算

13、X+Y,同时指出运算结果是否溢出 (1) X=0.11011 Y=0.00011 (2) X= 0.11011 Y= -0.10101 ( 3) X=-0. 35、设阶为5位（包括2位阶符）,尾数为8位（包括2位数符）,阶码、尾数均用补码表示 ，完成下列取值的 01 Y=2-010 X （-0.011110） X+Y , X-Y运算： (1) X=2-011 X 0.1001 36、已知A=2-101 X （-0.1010000） , B=2-100 X 0.1110110，按浮点运算方法计算 A+B.（方括号内是阶码） 用补码浮点数制表示16位，并蠶阶此浮点数格式的规格数表示范釦2位（含1位

14、数符将51/128转换成二进制规格化浮点数（要求阶码采用移码，尾数采 简答题 并行某加法器进位链小组信号为C4C3C2C1，低位来的信号为 C0，请分别按下述两种方式写出 C4C3C2C1的逻辑表达式。 （1）串行进位方式 （2） 39、什么是奇偶校验码? 40、简述计算机中采用二进制代码的优点 A 7. C 8. A 9. C 10. 单总线结构双总线结构 结果规格化舍入处理 答案：1. A 2. D 3. A 4. B 5. B 6. D 21. -1 -127 -126 1 22.加6 23. 值26.零操作数检查 对阶尾数求和 28.阶码运算器尾数运算器定点阶码运算器加法和减法 C 1

15、1. B 12. B 13. C 14. B 15. B 16. X 17. v 三总线结构 24.小大小右右 25.符号位S阶码E尾数M 溢出处理 27.降低进位信号的传播时间 . 尾数运算器 力口、减、乘、除 29. 01101010 30.先行阵列 / 18. V 19. 阶 20. 58 值e偏移 低有效位的进位信号可以直接向最高位传递 31. 解：X=1 X +1 X +1 X +1 X +1 X +=-83 32. 解：-5D=-101B 在 IEEE754 规范中规格化表示应该为 1.01 X 22 , e=127+2=129 则 IEEE754 规范编码为：1100000010

16、1000000000000000000 33.解：(1 )先写出x和y的变形补码，再计算它们的差 x补=00.11011y补=11.00001-y补=00.11111 11011+00.11111=01.11010 ；运算结果双符号不相等.为正溢出 X-Y=+1.1101B ( 2)先写出x和 Jxl 补=00.10111yl 补=00.11011-y补=11.00101 x-y补=00.10111 + 11.00101=11.11100 (3)先写出x和y的变形补码，再计算它们的差 _ x补=00.11011y补=11.01101-y补=00.10011 y补=00.11011+00.100

17、11=01.01110 ；运算结果双符号不相等.为正溢出 X-Y=+1.0111B x-y补=x补 +-y补=00. y的变形补码，再计算它们的差 /. x-y=-0.001B 无溢出 x-y补=x补 +- x+y补=冈补+y 补=00.11011+00.00011=0.111 x+y 34.解：(1)先写出x和y的变形补码再计算它们的和 x补=00.11011y补=00.00011 10 /.x+y=0.1111B 无溢出。 (2)先写出x和y的变形补码再计算它们的和 x补=00.11011y 补=11.01011 补=x补+M 补=00.11011 + 11.01011=00.00110

18、/. x+y=0.0011B 无溢出。 (3)先写出 x和y的变形补码再计算它们的和 x补=11.01010y 补=11.11111 x+y补=x补 +y补=11.01010+11.11111=11.01001 / x+y=-0.10111B 无溢出 对阶 35.解：(1 )将 y 规格化得：y= X (-0.111100) A E补=Ex补 +-Ey补=1101+0011=0000 相减 00.100101 组成原理试题库 舍入处理得x-y浮=1110,00.110001 /. x-y= X 0.110001 36. 11,100 ； 00.1001110组成原理试题库 第三章 1、某SRA

19、M芯片，存储容量为64KX16立，该芯片的地址线和数据线数目为: A 64, 16 B、16, 64 C、64, 8 D、16, 16 2、计算机系统中的存贮器系统是指: 填空题 16、存储器的技术指标主要有 37. 0, 111 ; 0.11001100000 - 正数 2-927* ( 1-2-11) 负数鹃紳 (2-1+2-11) C2=G2+P2C1 38.解：(1 )串行进位方式： C1=G1+P1C0 其中：G1=A1B1 , P1=A1 B1 C3=G3+P3C2 G3=A3B3 , P3=A3 B3 C4=G4+P4C3 G4=A4B4 , P4=A4 B4 +P1C0 C2=

20、G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 其中G1-G4 , P1-P4表达式与串行进位方式相同。 G2=A2B2 , P2=A2 B2 (2)并行进位方式： C1=G1 C4=G4+P4G3+P4P 3G2+P4P3P 2G1+ P4P3P2P1C0 39.奇偶校验码用于检验信息在传输、 存储和处理过程中出现的错误。 奇偶校验码只是一种最简单的检错码, 个错误。 只能检错不能纠错，且仅能检出奇数 40. (1)技术上容易实现; (2 )运算规则简单; (3 )可借助于逻辑代数来分析、研究; (4 )与其它进制的转换容易 A RAM存贮器 B、ROM存

21、贮器 C、主存贮器 D、内存贮器和外存贮器 3、相联存储器是按() 进行寻址的存储器 A地址指定方式 C内容指定方式 B 堆栈存取方式 D 地址指定与堆栈存取方式结合 4、交叉存储器实质上是一种( )存储器，它能执行独立的读写操作 A多模块，并行 B多模块, 串行 C 整体式，并行 D 整体式，串行 5、采用虚拟存储器的主要目的是 A提高主存储器的存取速度 C提高外存储器的存取速度 B 扩大存储器空间，并能进行自动管理 D 扩大外存储器的存储空间 6、存储周期是指 A存储器的读出时间 存储器进行连续续写操写所允所的最短时间噩间隔 7、在主存和CPU之间增加 cache 的目的是 A增加内存容量

22、 C解决CPU与内存之间的速度匹配问题 提高内存的可靠性 D 增加内存容量，同时加快存取速度 &存储单元是指: A存放一个二进制信息位的存储元 C存放一个字节的所有存储元集合 B 存放一个机器字的所有存储元集合 D 存放两个字节的所有存储元集合 9、下面说法正确的是 A半导体RAM信息可读可写，且断电后仍能保持记忆 B、半导体RAM属挥发性存储器，而静态的 RAM存储信息是非挥发性的 C静态RAM动态RAM都属挥发性存储器，断电后存储的信息将消失 D ROM不用刷新，且集成度比动态 RAM高，断电后存储的信息将消失 判断题 10、存储元存储八位二进制信息，是计算机存储信息的最小单位 1

23、1、Cache主要强调大的存储容量，以满足计算机的大容量存储要求 12、外存(辅存)主要强调快速存取，以便使存取速度与 CPU度相匹配 13、计算机存储器功能是记忆以二进制形式表示的数据和程序 14、存储器带宽指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标 常用单位有：位 /秒或字节/秒 15、DRA M存储器的刷新一般有 三种方式，之所以刷新是因为 组成原理试题库 17、对存储器的要求是 ，为了解决这三方面的矛盾，计算机采用 和体系结构 组成原理试题库 1& CPU能直接访问由 ，但不能直接访问 19、 有 虚拟存储器只是一个容量非常大的存储器 式、 式和 式三类。 模型

24、，不是任何实际的 存储器，按照主存-外存层次的信息传送单位不同, 虚拟存储器 20、 虚拟存储器指的是 层次，它给用户提供了一个比实际 空间大得多的 空间 21、 双端口存储器和多模块交叉存储器属于 存储器结构，前者采用 技术，后者采用 技术 22、 主存与CACHE勺地址映射有 三种方式 计算题 23、设存储器容量为 32M字，字长64位，模块数 m=4,分别用顺序方式和交叉方式进行组织。若存储周期 周期t=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少？ T=200ns，数据总线宽度为 64位，总线传送 24、有一个16KX16的存储器，用1KX4的 DRAM芯片(内部结

25、构为64X16)构成，设读 /写周期为 间隔不超过2ms,则刷新信号周期是多少？ 2)如采用集中刷新方式，存储器刷新一遍最少用多少读 0.1ms，问：1)采用异步刷新方式, /写周期？死时间率多少？ 如单元刷新 分别求PC执行一段程序时H平均访问成存取的次数为ACHE主存系主存完成效取的次数为200次。已知 CACHE存取周期为40ns,主存存取周期为160ns 26、设某RAM芯片，其存储容量为16KX8位，问: 1)该芯片引出线的最小数目应该是多少? 2)存储器芯片的地址范围是多少 27、某磁盘组共有4个记录面，每毫米 5道，每道记录信息为 12 288B，最小磁道直径为230毫米，共有2

26、75道, (1) 最低位密度是多少？ (2) 数据传输率是多少？ (3) 平均等待时间是多少？ 磁盘转速为 3000转/分 28、已知cache/主存的效率是 85%平均访问时间为 60ns , cache比主存快4倍，求主存的存取周期和 cache 的命中率 29、某磁盘组有5个记录面，每个记录面的内磁道直径为 22cm,外磁道直径为33cm,最大位密度为1600bit/cm 分。 (1) 计算每条磁道的容量； (2) 计算磁盘的数据传输率； (3) 计算平均等待时间。 ，道密度为 80道/cm，转速为3600转/ 简答题 30、说出至少三种加速 CPU和存储器之间有效传输的措施. 31、存

27、储保护主要包括哪几个方面? 32、计算机存储系统分为哪几个层次? 应用题 33、CPU执行一段程序时， cache完成存取的次数为 cache/主存系统的效率和平均访问时间。 2420次，主存完成存取的次数为 80次，已知cache存储周期为40ns , 主存存储周期为240ns，求 该存储器最大空间有机少主存经构构成空!多其中( RA唱8图中构成的地址空间分布是怎嚮:1画出的只空存储器图仔细分析该图，并按要求答题 (1 ) RAM的地址为0000H5FFFH, ROM的地址为 6000H 组成原理试题库 35、某8位机地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片组成存储器，按

28、字节编址，其中 9FFFH.要求： (1) 画出存储器空间分布图， ？?？ 确定需要的RAM以及RAM芯片数量； (2) 画出此存储器组成结构图及与 CPU的连接图。 38、用16KX8位的 DRAM芯片组成64KX32位存储器，画出该存储器的组成逻辑框图 39、某机字长8位，用4K*8位的RAM芯片和2K*8位的ROM芯片设计一个容量为 址为0。 (1) 地址线和数据线各为多少根？ (2) 各种芯片的数量是多少？ (3) 请画出存储器结构图及与 CPU的连接图。 答案：1. B 2. D 3. C 4. A 5. B 6. B 7. C 8. B 9. C 10. X 11. 定期补充16.

29、存储容量存取时间存储周期存储器带宽17.容量大速度快 页20.主存-外存主存虚拟地址21.并行空间并行时间并行22.全相联 集中式 分散式 异步式 有电荷泄露、需要 成本低多级存储18. CACHE内存外存19.逻辑物理段页段 直接组相联 36、主存容量为4MB虚存容量为1GB 则虚存地址和物理地址各为多少位？如页面大小为 4KB,则页表长度是多少? 假定某机器片有已知配有一E地址控制端 要求：(1) 画出地址译码方案。 (2) 0000H-3FFFH的ROMx域。现在再用一个 CPU的地址总线为 A15-A0，数据总线为 将 ROM与 RAM同 CPU连接。 RAM芯片(8KX8)形成40K

30、X16位的 RAM区域，起始地址为 ，: HJ R/W (读 / 写)，/MREQ (访存)。 D15-D0,控制信号为 6000H, 23.顺序存储器和交叉存储器连续读出 m=4字的信息总量都是：q=64位X 4=256位顺序存储器和交叉存储器连续读出 4个字所需的时间分别是: mT=4 MSP (SP)-1-SP 那么出栈的 A、(MSP) A, (SP)+1 SP C、(SP)-1 SP, (MSP) A B、(SP)+1 D、(MSP) SP (MSP) A A, (SP)-1 SP 5、用某个寄存器的值做操作数地址的寻址方式称为（ ）寻址. A直接 B间接 C寄存器 D寄存器间接 A

31、堆栈寻址 C程序的无条件转移 B程序的条件转移 D程序的条件转移或无条件转移 位移量） 位移量） 位移量） 组成原理试题库 C变址寄存器内容加上形式地址（ D程序记数器内容加上形式地址（位移量） 8、从以下有关 RISC的描述中，选择最合适的答案 A、采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。 B为了实现兼容，新设计的 RISC，是从原来CISC系统的指令系统中挑选一部分实现的 C、 RISC的主要目标是减少指令数，提高指令执行效率。 D、 RISC设有乘、除法指令和浮点运算指令。组成原理试题库 判断题 9、引入操作数寻址方式目的有：缩短指令长度、扩大寻址范围、提高编程

32、灵活性等（ 10、指令系统指一台计算机中所有机器指令的集合，是表征计算机性能的重要因素 填空题 11、 地址码表示 以其数量为依据，可以将指令分为 等几种。 12、 形成操作数地址的方式，称为 方式。操作数可以放在 寄存器、 寄存器、 13、 堆栈是一种特殊的 寻址方式，它采用 原理。按结构不同分为 堆栈和 堆栈 14、 二地址指令中，操作数的物理位置有三种型式，分别是 型、 型和 15、 形成指令地址的方式，称为 方式，有 寻址和 寻址两种 16、 指令格式是指令用 和表示的结构形式，指令格式由 字段和 两字段组成 令等 一个较完善的指令系统应包含: 类指令, 类指令, 类指令，程序控制类指

33、令, I/O类指令，字符串类指令，系统控制类指 18、 从计算机指令系统的角度看当前的计算机指令系统结构分为两大类: 19、 指令寻址方式主要有 （实现指令逐条顺序执行， PC+1-PC ）和 （实现程序转移） 20、 方式 根据操作数所在位置，指出其寻址方式（填空） （3 ）操作数在指令中，为 内容与位移量之和可以是 寻址方式 寻址方式 （1）操作数在寄存器中，为 （4）操作数地址（主存）在指令中，为 寻址方式 寻址方式 （2）操作数地址在寄存器，为 寻址 （5）操作数的地址，为某一寄存器 21、指令系统是表征一台计算机 的重要因素，它的 不仅直接影响到机器的硬件结构，也影响到 22、指令字

34、长度分为 三种形式 计算题 用y字铲试计算据线、地址该指令时膜的内条相对）寻该指令扌条件转移指令存于的存容 20H单元中，指令给出的位移量 D=00010101B ，该指令占 简答题 24、指令格式结构如下所示，试分析指令格式及寻址方式特点 31 25 24 23, OP 丨 目标寄存器 20 19 20位地址 25、说明RISC指令系统的主要特点 26、一个比较完善的指令系统应该包括哪几类指令? 组成原理试题库 8. C 9. 寄存器 V 10. 存储器 答案：1. B 2. C 3. C 4. B 5. D 6. D 7. C 址专用通用内存指令13.数据先进后出 址顺序跳跃16.二进制代

35、码操作码地址码17.数据传送 9.顺序寻址方式跳跃寻址方式 20.寄存器直接寄存器间接 字长 V 11.操作数的地址 14.寄存器-寄存器（ 算术运算逻辑运算 立即直接相对基值变址21.性能格式功能系统软件22.单字长 零地址指令一地址指令二地址指令三地址指令. RR）寄存器-存储器（RS）存储器-存储器（SS） 18.复杂指令集计算机（CISC）精简指令集计算机（ 12.数据寻 15.指令寻 RISC） 1 半字长双 23. 1)PC=20H ； 2)PC=PC+D+2=20H+2+00010101B=37H 24. 1）单字长二地址指令 3）OS型指令，最多可以指定4 位（8条指令 16寄

36、存器）,源操作数由20位地址指定 ，根据I的取值可以是直接寻址或是间接寻址 25.指令条数少，指令长度固定，指令格式、寻址方式种类少，只有取数 /存数指令访问存储器 26.数据传送指令，算术运算指令，逻辑运算指令，程序控制指令，输入 /输出指令，堆栈指令，字符串指令，特权指令 第五章 1、一般机器周期的时间是根据（ ）来规定的 A主存中读取一个指令字的时间 D 主存中1取一个数据字的时间 2、存放微程序的控制存储器称为: A高速缓冲存储器 B控制存储器 C虚拟存储器 D主存储器 3、计算机操作的最小时间单位是: 组成原理试题库 计算题 31、在流水线浮点加法器中，假设有取指、译码、执行和回写四

37、个过程段，每个过程段所需要的时间分别为: =80ns，试计算该加法器的加速比是多少。A、时钟周期 B、指令周期 C、CPU周期 D、微指令周期 4、以下叙述中正确描述的句子是: A同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B同一个CPU周期中，可以并行执行的微操作叫相交性微操作 C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D同一个CPU周期中，可以并行执行的微操作叫排他性微操作 5、在CPU中跟踪指令后继地址的寄存器是 A、MAR B、PC C、 IR D、 PSW 6、同步控制是： A只适用于CPU控制的方式 C由统一时序信号控制的方式 B只适用于外围设备控制的方

38、式 D所有指令执行时间都相同的方式 7、下列部件中不属于控制器的是: 判断题 A、 IR B、操作控制器 C、 PC D、PSW 8、指令流水线中主要存在三种相关冲突: 资源相关、数据相关及控制相关 9、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现 10、指令寄存器用于保存当前 CPU所要访问的内存单元的地址 11、程序计数器用于存放 CPU正在执行的指令的地址。 12、地址寄存器用于存放当前执行的指令码，供进行指令译码 13、时钟周期是CPU处理操作的最大时间单位 14、并发性指两个或两个以上事件在同一时间间隔内发生 15、微程序控制器的优点：规整性、灵活性、可

39、维护性强 16、微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最基本的操作 17、微命令指控制部件通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位 18、硬布线控制器的缺点：增加了到控存中读取微指令的时间，执行速度慢 填空题 19、 请在括号内辑运算结果通常放在CPU 中:和O保存当前正在执行的指令的寄存器是 (2)保存当前正要执行的指令地址的寄存器是 20、 微程序控制器由 三大部分组成，其中是 ROM存储器，用来存放 21、 并行处理技术主要有三种形式: 并行、 并行和 并行 22、 微指令格式中，微指令的编码通常采用以下三种方式: 23、 在程序执行过程

40、中，控制器控制计算机的运行总是处于 、分析指令和 的循环当中 24、 CPU的四个主要功能是 25、 目前的CPU包括 和 CACHE。 26、 CPU从主存取出一条指令并执行该指令的时间叫 ，它常用若干个 来表示，而后者又包含若干个 27、 由于数据通路之间的结构关系，微操作可分为 两种 28、 微程序设计技术是利用 方法设计 的一门技术，具有规整性、 、可维护性等一系列优点 29、 流水CPU中的主要问题是: 相关、 相关和 相关 30、 硬布线器的设计方法是：先画出 流程图，再利用 写出综合逻辑表达式，然后用 等器件实现 T1=60ns , T2=50ns , T3=90ns , T4

41、组成原理试题库 简答题 32、解释机器指令和微指令的关系 33、计算机内有哪两股信息在流动？如何区分它们? 34、简述CPU基本功能 35、简述什么是微指令? 36、简述什么是微命令? 37、简述什么是指令周期? 38、简述什么是微程序控制器？ 应用题 39、流水线中有写后读、读后写和写后写三种数据相关冲突，试判断下面指令存在哪种类型的数据相关 I1 : ADD R1, R2, R3 ; R2+R3 - R1 I2: SUB R4, R1 , R5 ; R1-R5 - R4 4流 水中有三类数据相关冲写后( RAW)相关；读后写 据相 (1I LAD R1 , A ； M AR1 , M (A

42、)是存储器单兀 IADD R2, R1 ； (R2) + ( R1) f R2 (2I ADD R3, R4 ；( R3) + (R4 R3 IMUL R4, R5 ； (R4) X( R5) f R4 (3I LAD R6, B ； M BR6 , M (B)是存储器单元 IMUL R6, R7 ； (R6) X( R7) f R6 WAR)相关；写后写( WAW)相关。判断以下三组指令各存在哪种类型的数 组成原理试题库 41、今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为 请问： (1) 流水线的操作周期应设计为多少？ (2) 若相邻两条指

43、令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。 (3) 如果在硬件设计上加以改进，至少需推迟多少时间？ 100ns,100ns,80ns,50ns 42、已知某机采用微程序控制方式， 其控制存储器容量为： 512 X 48(位)。微程序可在整个控制存储器中实现转移, 微指令采用水平型格式，后继微指令地址采用断定方式。 请问： (1) 微指令中的三个字段分别应为多少位？ (2) 画出围绕这种微指令格式的微程序控制器逻辑框图。 可控制微程序转移的条件共 4个, 43、假设某机器有80条指令，平均每条指令由 4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令

44、长度为 储器容量。 32位，请估算控制存 答案：1. A 2. B 3. A 4. A 5. B 6. C 7. D 8. V 9. V 10. X 11. X 12. X 13. X 14 V 15. V 16. V 17. V 18. X 19.指令寄存器 I R程序计数器PC通用寄存器数据缓冲寄存器 DR 20.控制存储器微指令寄存器地址转移逻辑控制存储器微程序21.时间空间时间及空间 22.直接表示法 编码表示法 混合表示法 23.取指令执行指令24.指令控制操作控制时间控制 数据加工25.控制器运算器26.指令周期 机器周期时钟周期27.相容性相斥性28.软件控制器灵活性29.资源数

45、据控制30.指令(周期) 布尔(逻辑)代数 门电路和触发器 3 1.该流水线时钟周期至少为 T=90ns，若采用非流水方式进行，则其所需要的时间为 T1+T2+T3+T4=60+50+90+80=280ns ，因此加速比=280/9 0-3.1。32.机器指令是控制计算机完成一个基本操作的命令； 微指令则是控制部件中一组实现一定操作功能的微命令的组合。 在微程序控制器中， 一条机器指令需要由一组微指令组成的微程序来完成，即微程序完成对机器指令的解释执行。因此，一条机器指令对应多条微指令。 33. 一股是 控制信息，即操作命令，其发源地是控制器，流向各个部件，形成指令流；一股是数据信息，它受控制

46、信息的控制，从一个部件流向另一个部件， 形成数据流。一般地，取指周期从内存读出的信息流是指令流，流向控制器；而执行周期从内存读出或向内存写入的信息流是数据流，在内存和运 算器之间交互。 T1+T2+T3+T4=60+50+90+80=280ns 34.解：(1)指令控制：程序的顺序控制，称为指令控制。 (2) 操作控制：管理并产生每条指令的操作控制信号，并把操作控制信号送往相应的部件，从而控制这些部件按指令的要求进行动作。 (3) 时间控制：对各种操作实施时间上的定时，称为时间控制。 35.解：每个微周期的操作所需的控制命令构成一条微指令。微指令包含了若干微命令信息 36.解：微命令指控制部件

47、通过控制线向执行部件发出的各种控制命令，是构成控制信号序列的最小单位 37.解：指令周期是指取出并执行一条指令的时间。它由若干个 CPU周期组成 怙)读后写写后WAR)瞻关？但不会引起相关冲突； (3)写后读(RAW)相关、写后写( WAW)相关 41.解：(1)流水线的操作时钟周期 t应按四步操作中最长时间来考虑 ，所以t=100ns ; (2)两条指令发生数据相关冲突情况： ： ADDR1,R2,R3;R2+R3 R1 SUBR4,R1,R5;R1-R5 R4 两条指令在流水线中执行情况如下表所示 :略 ADD指令在时钟4时才将结果写入寄存器 R1中，但SUB指令在时钟3时就需读寄存器 R

48、1 了，显然发生数据相关，不能读到所需数据，只能等待 如果硬件上不采取措施，第2条指令SUB至少应推迟2个操作时钟周期，即 - - (3)如果硬件上加以改进 (采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，即 t=2 X100ns=200ns t=100ns 4个转移条件，故该字段为 4位；又因为控存容量为 512单元，所以下地址字 42.,解：(1)假设判别测试字段中每一位作为一个判别标志，那么由于有 段为9位。 微命令字段则是：(48 4- 9) =35位。 (2)对应上述微指令格式的微程序控制器逻辑框图如下图所示。略 其中微地址寄存器对应下地址字， P字段即为判别测试字段

49、，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令 寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志(某一位为 1),其输出用于控制修改微地址寄存器的适当位数，从而实现微程序 组成原理试题库 计算机使用总线结构的主要优点是便于实现积木化，同时: C设个号小的用总级高机会相同B设备号大的以先不对 系统总线是指() A运算器、控制器、寄存器之间的连接部件 B运算器、寄存器、主存之间的连接部件 C运算器、寄存器、外围设备之间的连接部件 D、CPU、主存、外围设备之间的连接部件 在集中式总线仲裁中，()方式相应最快. 计算机系统的输入输出接口是()之间的交接界面？?

50、 10、同步通信之所以比异步通信具有较高的传输速率，是因为: A同步通信不需要应答信号且总线长度比较短 B同步通信用一个公共的时钟信号进行同步 C同步通信中，各部件存取时间比较接近 D以上各项因素的综合结果 判断题 11、波特是信号传输速度的单位，波特率等于每秒内线路状态的改变次数 12、总线带宽是衡量总线性能的重要指标，它定义了总线本身所能达到的最高传输速率(但实际带宽会受到限制) 13、分时传送即指总线复用或是共享总线的部件分时使用总线 14、实现高速CPU与低速外设之间工作速度上的匹配和同步是计算机接口的主要功能之一 填空题 在一个16位的总线系统中，若时钟频率是 100MHz，总线的周

51、期为5个时钟周期，则总线带宽是取控存容量指令条数为：X (4-1 )X 80+1=241 条 32 位=1KB 第六章 在集中式总线仲裁中, ()方式对电路故障最敏感 A菊花链方式 B独立请求方式 C分布式 D计数器定时查询方式 A减少了信息传输量 C减少了信息传输线的条数 B提高了信息传输的速度 D加重了 CPU的工作量 系统总线中地址线的功能是: A选择主存单元地址 C选择外存地址 B选择进行信息传输的设备 D指定主存和I/O设备接口电路的地址 采用串行接口进行 7位ASCII 码传送，带有1位奇校验位, l位起始位和1位停止位，当传输率为9600波特时，字符传送速率为: A、960 B、

52、873. C、 1372 D、480 在计数器定时查询方式下，若每次计数从 0开始，则() A链式查询 B独立请求 C计数器定时查询 D不能确定 A、CPU与存储器 C、主机与外围设备 B、存储器与外围设备 D、CPU与系统总线 9、 在集中式总线仲裁中， ()方式响应时间最快 A链式查询 B独立请求 C计数器定时查询 D分布 1200波特率即指信号能在 1秒钟内改变1200次值 15、 在总线上，由一个主方向多个从方进行写操作称为 ;多个从方的数据在总线上完成 AND或OR操作称为 16、 按照总线仲裁电路的位置不同，总线仲裁分为 .式仲裁和 .式仲裁 17、 在单机系统中，三总线结构的计算

53、机的总线系统由 .和 .等组成 18、 19、 目前的CPU包括 和 CACHE。 20、 单处理器系统中的总线可以分为三类, CPU内部连接各寄存器及运算部件之间的总线称为 ;中、低速I/O设备之间互相连接的总线称 组成原理试题库 5、光盘的优点是存储容量较大、耐用、易保存等 6、6、磁盘的找道时间和等待时间是随机的，所以一般取随机时间 7、位密度是指磁道单位长度上能记录的二进制位数简答题 ;同一台计算机系统内的高速功能部件之间相互连接的总线称为 21、简述常见的总线仲裁方式 22、简述波特率和比特率的区别 23、简述接口的典型功能 24简述总线特性包括哪 4个方面 应用题 少、设某总线在一

54、个总线周期中并行专送 8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为 60MHz，求总线带宽等于多 26比特率异步串行专输系统中，每秒可传输 20个数据帧，一个数据帧包含一个起始位, 7个数据位，一个奇校验位，一个结束位，试计算其波特率 27、某总线在一个总线周期中并行传送 8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为 70MHZ，求总线带宽是多少? 28、用异步通信方式传送字符 A和8 ，数据有 7位，偶校验1位。起始位1位，停止位l位，请分别画出波形图 答案：1. A 2. C 3. D 4. A 5. A 6. D 7. B 8. 总线I/O

55、总线18. 40MB/S 19.控制器运算器 C 9. B 10. D 11. V 12. V 13. V 14. V 15.广播广集 20.s内部总线I/O总线系统总线 16. 集中分布17.系统总线内存 21.解：仲裁方式：（1）集中式仲裁方式: 链式查询方式； 计数器定时查询方式； 独立请求方式； （2）分布式仲裁方式。 22.波特是信号传输速度的单位， 波特率等于每秒内线路状态的改变次数。 标准波特率有：1200、2400、4800、9600、19200 等， 1200波特率即指信号能在1秒钟内改变1200次值。 二进制系统中，信息的最小单位是比特，仅当每个信号元素代表一比特信息时，波

56、特率才等于比特率 1200、2400、4800、9600、 23.解：接口通常具有：控制、缓冲、状态、转换、整理、程序中断等功能 24.物理特性：描述总线的物理连接方式（电缆式、主板式、背板式） 号的传递方向、传递方式（单端方式或差分方式等） ，以及有效电平范围; 功能特性：描述总线中每一根线的功能； 时间特性：定义了总线上各信号的时序关系 电气特性：定义每一根线上信 25.解：总线带宽 =8B X 60 X 106/5=96MB/s 26.解：波特率 =(1+7+1 + 1 )X 20=200 波特, 比特率=20 X 7=140b/s 27据解文设总线带宽用 Dr表示，总线时钟周期用 T=

57、1/f表示，一个总线周期传送的数据量用 D表示， Dr = T/D=D X 1/ f= 8BX 70 X 106/s=560MB/ 28.解：字符 A 的 ASCII 码为 41H=1000001B ； 字符 8的 ASCII 码为 38H=0111000B ； 串行传送波形图为：略 第七章 1、计算机的外围设备是指: A输入/输出设备 B外存设备 C通信设备 D除主机外的其他设备 2、下列外存中，属于顺序存取存储器的是: A、U盘 B、硬盘 C、磁带 D、光盘 3、显示器的颜色数为 256色，则刷新存储器每个单元的字长应该为: A、256 位 B、8 位 C、7 位 D、16 位 4、CRT

58、的颜色数为256色，则刷新存储器每个单元的字长应该为: 判断题A、256位 B、8位 C、7位 D、16 位 组成原理试题库 (2) (3) (4) 1、采用DMA方式传递数据时，每传送一个数据就要占用一个 .时间 8、磁盘的存取时间包括找道时间、等待时间和读写时间 9、道密度是指沿磁盘半径方向单位长度上的磁道数 10、分辨率指显示器所能表示的像素个数，像素越密，分辨率越高，图像越模糊 在彩色显示器中则表现为颜色的不同。灰度级越高，图像层次越清楚逼真 12、常见的打印机分为：点阵针式打印机、激光打印机、 填空题 计算题 18、设某硬盘有20个磁头，1024个柱面，每柱面46个扇区，每扇区可记录

59、 512字节。试计算该硬盘的容量 19、设显示器分辨率为 1024 X 768，颜色深度3B，帧频为72Hz，计算刷新屏幕时存储器带宽是多少? 20、某总线在一个总线周期中并行传送 8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为 21、某显示器的分辨率为 800 X 600 ,灰度级为256色，试计算为达到这一显示效果需要多少字节? 简答题 22、说明外围设备有哪几种类型 23、说明磁盘找道时间和等待时间的含义 应用题 备.所需字节数为：256色即28，每像素占8位=1字节，则800X600XB=480000B 22.输入设备、输出设备、外存设备、数据通信设备、过程控制设

60、 23.磁盘找道时间是指磁头移动到信息所在磁道所需要的时间，一般是一个平均时间值。等待时间是指磁头等待当前磁道上对应扇区的信息到达磁 头下的时间，也一般是个平均时间值。 每道记录信息容量 =12288字节 每个记录面信息容量=275X12288字节 共有4个记录面，所以磁盘存储器总容量为： 4X275X12288字 节=13516800 字节 最高位密度 D1按最小磁道半径 R1计算(R1=115mm： D1=12288字节 /2 n R1=17字节 /mm 最低位密度D2按最大磁道半径 R2计算： D2=12288字节 /2 n R2=11.5 字节 /mm 磁盘传输率 C=r N r=3000/60=50