resume090810_ok_简历封面模板_求职职场_应用文书

1、吴昊简历 个人简历姓 名：吴昊 出生日期：1981.1性 别：男 毕业时间：2006.7学 位：硕士 毕业学校：哈尔滨工业大学专 业：微电子学与固体电子学 英语水平：CET-6政治面貌：党员 期望薪金：13K RMB 联系方式电 话子邮箱：lulalu2005 工作及教育背景2008.7至今 雅格罗技（北京）科技有限公司2006.7-2008.7 航天二院计算机应用与仿真技术研究所2004.9-2006.7 硕士 哈尔滨工业大学 微电子学与固体电子学专业2000.9-2004.7 本科 哈尔滨工业大学 微电子学与固体电子学专业 项目经历雅格罗技（北京）科技有限公司1)

2、 2008.7-2008.12Fragrant芯片的仿真与验证，主要工作由两部分组成：第一部分是仿真环境的搭建。使用Verilog设计出测试平台，包括芯片应用场景模拟、仿真激励的产生、仿真结果的检查。仿真流程通过makefile和perl结合，实现测试用例生成自动化，仿真过程批处理方式进行。对于前仿真的问题，主要分析FPGA软件流程是否存在问题，通过LEDA检查测试用例的代码风格，使用Formality检查软件流程生成的网表与测试用的RTL是否一致；检查配置信息与硬件定义的位置是否符合。对于后仿真出现的问题，首先看在综合、STA的时候是否约束到相关路径，需要分析出现问题路径的时序是否满足设计要

3、求。第二部分工作是芯片测试环境以及测试用例的准备。测试用例主要选择能够覆盖芯片宏单元的，尽量接近用户应用特点的例子。将例子加到仿真环境，将输入激励存储成文件格式作为测试的输入激励，将输出结果存储成文件格式作为测试的参照。利用AE提供的由NI板卡构建的CVI测试环境，对芯片进行功能性测试。在这个项目中，使用的Synopsys的EDA包括LEDA、Formality、DC、PT、VCS；用到了Makefile、tcsh、perl、verilog组件仿真、测试环境；用到了NI的CVI测试系统。通过这个项目，学习到了FPGA器件的系统结构、硬件组成和各部分的功能、对FPGA软件流程有了深入的理解，同时

4、学习到FPGA器件和ASIC器件仿真、测试方法的异同。2) 2009.1-2009.8Taishan芯片的设计与应用验证，主要工作由两部分组成：第一部分工作是芯片中PLL、EMB模块的设计，设计了SRAM内建自测试单元。采用PLL IP设计FPGA器件的可配置的全局时钟单元，保证时钟的倾斜小于500皮秒；采用SRAM IP设计嵌入式可配置存储器单元，根据用户的需要配置成Single Port、Signle DualPort和True Dual Port三种模式，容量为9Kbits。采用Perl脚本生成不同模式的配置文件和仿真文件，功能覆盖达到100%。第二部分工作是将整个芯片放到Xilinx的

5、V5-110T开发板上进行验证。主要是门控时钟的处理，ASIC库的建模，时序的约束和存储器单元的转化。芯片中主要包括r8051、OTP、JTAG、SPI、EMB9K和可编程逻辑单元部分。工作主要包括配置链的验证和芯片功能的验证。在这个项目里，使用了上一个项目的仿真、验证环境，我负责维护并解决出现的问题，主要工作在模块设计和FPGA上的验证部分。FPGA上应用设计，对代码风格有严格的要求，对以后前段设计代码风格提出了一定的建议。航天二院计算机应用与仿真技术研究所1) 总装预研课题申请总装“十一五”预研开题调研，作为项目组成员之一，参加开题报告的编写，参加开题；参加总装技改立项申请，负责嵌入式计算

6、机SoC开发环境组建报告的编写。2) 弹上计算机SoC芯片设计与仿真与项目负责人一起制定SoC芯片定义，同时主要负责编制设计流程控制文件，包括代码风格规范、设计流程定义、可靠性要求、可测性要求。组建SOC前端设计、验证环境，并对Leon2开发环境进行验证；首先，基于Cygwin、Modelsim、Testbench验证原有IP；其次，基于Xilinx FPGA开发板验证各个功能模块，包括uart、timer、sdram控制器、sram/rom控制器等。将HDLC、UART、Timer IP集成到SOC 平台，编写测试c程序，在FPGA开发板上进行通信功能验证；将1553B IP集成到SOC 平

7、台，采用CONDOR公司的测试卡进行通讯功能的测试。3) 某型号FPGA部分设计参加某型号嵌入式计算机设计工作，负责FPGA代码的设计、调试；在FPGA中集成HDLC、UART接口模块；设计中断控制器扩展中断源个数，设计开关量输入、开关量输出模块，设计定时器模块；设计A/D和D/A接口模块，设计DSP接口时序。考虑FPGA的兼容性设计，考虑真实环境用反镕丝FPGA替代Flash FPGA的可移植性设计；考虑FPGA设计的可靠性和冗余性。4) 嵌入式计算机FPGA代码标准化工作参加嵌入式计算机FPGA代码标准化工作，建立标准化设计、需求文档，建立参数化、可配置的弹上计算机IP库。编写FPGA代码

8、评测方案报告，主要包括文档格式、内容，代码风格，代码风格检查，代码仿真方法和覆盖率，FPGA约束要求，FPGA资源利用率要求，系统原型验证等步骤。编写了FPGA代码评测平台组件报告。5) 数据记录设备某型号需要将飞行数据记录下来，断电以后用USB以文件的格式读取数据，并且把数据按照分析要求，自动整理成利于分析的格式。该项目类似于飞机、汽车等上面的“黑匣子”，通过RS485接口采集总线数据，并存储在FLASH里，通过USB接口与PC相连，进行数据的下载和分析。作为该项目组长，负责整体方案设计，具体负责FPGA代码的编写。已经完成方案设计、产品生产以及各项试验，并通过评审，已经应用到该型号的飞行实

9、验上。 6) 半实物仿真系统设计为解决软件评测中心评测代码需要硬件成本过大，硬件环境组件周期过长，测试不容易的缺点，设计半实物仿真系统，根据某型号系统的特点，用一块板和一个PC，完成弹机上计算机及测试台的模拟，并保留足够多的测试点，方便飞控软件的评测和调试，同时缩短软件的评测时间。该项目被选为所内创新项目，离职之前，方案报告已经通过软件评测中心的评审。研究生阶段1) 反向设计CPLD功能兼容MAX7000，我主要负责I/O电路的提取、分析，对EEPROM模块进行建模；通过逻辑分析仪抓取编程时序波形，分析下载过程，建立仿真平台，仿真我们设计的芯片的功能。该项目历时6个月，完成了电路模块功能、系统

10、工作原理的分析，分析了EEPROM的工作原理，电路功能仿真通过。2) 反向设计电源管理模块本项目来源于苏州国微哈工大微电子有限公司，历时6个月，功能兼容DALLAS某芯片，控制切换电源、电池对SRAM供电，使SRAM具有非易失的功能，应用广泛，该芯片采用无锡上华0.35um工艺，于2006年投片上市；我主要负责数字电路的设计，包括控制电路、测试电路。3) 毕业设计题目是“半导体存储器设计与实现”，包括两方面内容，一是设计大容量嵌入式SRAM，以及仿真建模；二是设计了DDR控制器，并完成了仿真、综合和STA。本科阶段主要进行“MCS-51兼容的8051 IP”设计，完成RTL编码和仿真，并且采用

11、tsmc 0.18um的库，进行了简单的综合。 相关奖励本科、研究生任班长、党支部书记，多次获得社会活动积极分析和优秀团员的称号；2006年所内征文三等奖；2007年国防科技报告一篇；2007年所“奋进杯”足球赛最佳射手。 工作技能深入理解计算机接口原理，熟悉SPARC V8系统结构；熟练掌握Verilog HDL，能读懂VHDL、熟悉C语言、了解嵌入式汇编；熟悉Unix系统，熟悉Perl，make，tcsh和TCL；熟悉IC设计流程，掌握主流的IC前端设计、仿真工具，包括vcs,modelsim,dc,pt,formality,Verdi,leda等；熟悉FPGA设计及原理，掌握ISE、Libero、Synplify、Quatus等FPGA设计工具;自主设计DDR控制器，设计过8051 IP；熟悉HDLC，Uart,jtag,spi等接口；熟悉SoC设