非易失性存储器的变革

1、当务之急在易失性存储器中,DRAM从EDO、SDRAM进化到了DDR SDRAM, DDR-II也即将来临,后面还有DDR-。SRAM方面也迎来DDR、QDR时代,那么同为电子存储元件的非易失性存储器呢?在技术日新月异的今天,我们也不能忽视它的存在与进步就目前而言,我们最为熟悉的非易失性存储器就是闪存了,不久前我撰文讲述了闪存在移动存储市场之外的另一个重要天地,但对其在技术上的进步着墨不多,今天我们就着重谈谈闪存近年的发展情况,从中大家能看到这里别有洞天,与我们熟悉的DRAM的发展大不一样。由于掌上设备对闪存的要求远比移动存储高得多,因此它成为了闪存未来发展的主要动力,而由此带来的发展也会带动

2、闪存的整体进步。所以,通过闪存在掌上世界中的努力,我们就能体会到闪存的变革一、高速度闪存在掌上设备中的作用与硬盘相同,但与硬盘相比,访问速度要快得多,并且还在进一步提速。NAND型闪存的随机访问时间通常在25-50s左右,而NOR型则是约90ns,不过两者作持续传输时的访问时间则是差不多的。这就有点像RDRAM与DDR SDRAM的对比。也因此,NOR型闪存可以达到所谓的XIP的要求(eXecute In Place,本地执行。由于90ns 已经与普通的DRAM的速度相差不多,所以,闪存中存放在代码不必先调入DRAM或SRAM中然后再由相关的处理单元调用(这是以往的作法,而是可直接在本地调用/

3、执行,即具备了代码执行(Code Execute能力。所以,为什么说NOR是以代码存储为导向,原因也在于此。在另一方面,为了应付网络数据的传输,目前的NOR闪存都在提倡的能力就是RWW/E ( Read-While-Write / Erase,写或擦除的同时读。而由于设计上的限制,NAND闪存是不可能具备这种能力的。其在内部数据则进行所谓的分区(Partition管理,一般是4Mb 或8Mb,在对一个分区进行读(执行代码时,可对其他分区进行写或擦除操作,数据总线则在输入与输出之间根据需要调转。这种双操作(Dual Operation模式对于保证网络数据的吞吐量是非常重要的。由此可以看出,在满足

4、基本速度要求之后,闪存也在操作模式上寻求突破来满足更苛刻的性能需要。这方面,Intel的无线闪存(Wireless Flash系列产品(W18/W30、L18/L30就是很好的例证。不过,为了挤进这一领域,NAND型闪存也在通过种种手段来加强XIP能力,比如额外设置Shadow RAM(一般是PSRAM来提高代码执行的速度。可这样一本就会削弱NAND闪存在成本上的优势(一般需要整合封装来实现。因此,就目前来看,在这方面NOR的综合实力还是更强一些。但如果发展成熟,NAND型闪存的容量优势将是非常有力的。二、小体积/大容量为了满足这方面的要求,厂家们开始从两个方面入手,一个就是新的存储技术,一个

5、就是新的封装技术。目前有两种新的存储技术占据了单核心(Die提升容量的主流,它们就是Intel提出的MLC技术和AMD提出的MirrorBit技术。凑巧的是,它们都NOR的主力厂商。MLC是Intel在1997年9月最先开发成功的,旨在将两个位的信息存入一个浮动栅(Floating Gate,闪存存储单元中存放电荷的部分。它类似于Rambus的QRSL技术,即通过精确控制浮动栅上的电荷数量,使其呈现出4种不同的存储状态,每种状态代表两个二进制数值(从00到11。采用这种对浮动栅的电量进行分级技术制成的存储单元,就叫做MLC(Multi Level Cell,多级单元 MLC通过4种电平值来实现

6、在一个浮动栅中存储两位信息的目的MLC目前已经发展至第4代,应用于最新的L18/L30产品。而且不光是NOR型闪存在使用,东芝在今年2月推出第一款MLC型的NAND闪存,显然这对于本来就以容量见长的NAND 闪存更是如虎添翼。相比之下,AMD去年开始使用的MirrorBit技术更为巧妙一些,它通过在浮动栅上划分出两块独立的存储区,并配合可相互转变的“源/漏极”设计,可在一个浮动栅存储两个bit 的数据。目前除了AMD之外,主要采用MirrorBit厂商是AMD的合作伙伴富士通公司。 MirrorBit的在浮动栅上划分出两个独立的存储区,而可相互转变的源极与漏极可分别对相应的存储区操作MLC与M

7、irrorBit谁优谁劣暂且不管,至少它们都能在原有的晶体管数量(目前的存储单元都是1T的设计的基础上,提高一倍的存储容量,也就意味着在相同的核心面积下,芯片的容量可成倍提高,这对闪存(不管是NOR还是NAND型的扩容来说,实在是个好消息。相对而言,从封装角度入手提高存储容量则是封装技术水平较高的厂商所更喜欢采用的一种捷径,毕竟掌上设备的生产者更关心对PCB影响巨大的芯片面积而不是高度(当然,也要在一定的范围内,否则超薄机身就没戏了。目前MCP(Multi Chip Packageing,多芯片封装是最常见的方式。而就具体的内在形式而言,就是Stacked,即堆叠装配将多枚闪存或RAM核心(D

8、ie堆叠在一起,然后统一封装。这与内存的堆叠装配是一样的。配合小尺寸封装(最典型的就是CSP,则在满足封装面积的前提下,又提高了容量,这也是它为什么能被广泛关注的原因,毕竟能像Intel和AMD那样开发新的存储技术的厂商很少很少。 富士通公司的MCP闪存,将FCRAM、DRAM和NOR闪存封装在了一起,形成一套独立的临时、永久存储单元,对于掌上设备而言,一颗芯片可搞定数据存储方面的事情了,这将是MCP在闪存领域的主要应用方向之一目前的最高堆叠水平是富士通的8层/2mm(不过严格的说不是在一个物理封装之内,其次是Intel所保持的5层1.2mm,接着是东芝公司的1.6mm/5层堆叠,三星则计划在

9、今年推出6层/1.6mm的产品。当今单芯片最高容量4Gbit的纪录就是由两枚2Gbit NAND 芯片堆叠而成的(东芝与三星的产品。可见,MCP将在今后扩展容量与减少其他芯片数量方面发挥重要作用。三、整合芯片组将显卡、声卡整合后,对主板小型化产生了深远的影响。而对于小型设备而言,在强调各IC体积减小的同时,更希望能将部分芯片整合,以进一步减小对PCB面积的压力,同时提高布线设计效率。这方面就是SOC(System On Chip与SIP(System In Packager的用武之地了。对于前者,属于在一个核心上进行功能整合,设计难度较大,而对于后者则意味着在同一个封装下有多个不同功能的核心在

10、一起(不过在很多厂商的眼中,SIP=MCP。显然,闪存将更多的应用于SIP场合,这也就是我们经常听到的混载封装。混载封装是近年来非常流行的一种技术,是有实力的IC厂商争取掌上设备定单的一个有力武器。最常见的组合就是嵌入式CPU或控制器+Flash Memory+RAM。目前就有很多通过SOC 或SIP的方式将闪存整合的产品出现。从上述三点看去,我们能发现闪存的努力与前进的方向。更快的速度、更大的容量、更高的整合度再加上本文没有介绍但肯定会考虑的更低的能耗(通过降低工作电压、提高生产工艺来实现将是闪存发展的4大目标。与DRAM相比,显然它所面临的挑战更大,难度更高,当然利润回报也是DRAM所不能

11、比拟的(怪不得Intel与东芝能放弃DRAM但不会放弃Flash RAM。而非易失性存储器也必然随着闪存的发展而进一步提升其在业界中的地位,用户也会越来越离不开它,现在玩电脑的有几个不配闪存的呢?所以这是一个良性循环。我们需要非易失性存储器非易失存储器的进步又扩展了它的应用范围我们更需要非易失性存储器。也因此,对未来非易失性存储器的研究也一刻没有停止过。这不,已经有三位新选手跃跃欲试了,在下一期中我们将走近它们,看看它们的实力如何。进入论坛讨论。未来展望当我们把眼光投向非易失性存储器(NVM,Non Volatile Memory的未来发展时,可以发现前面已经有三位接班人在等候着,其中包括大名

12、鼎鼎的MRAM曝光率最高的新一代宠儿MRAM有关MRAM(Magnetoresistive Random Access Memory,又称磁性内存的介绍已经很多了,笔者在前几期也对其进行了冷静的分析,结果认为它近期最主要的替代对象就是闪存。从原理上讲,MRAM的设计是非常诱人的,不过设计的难度也较大。它通过控制铁磁体中的电子旋转方向来达到改变读取电流大小的目的,从而使其具备二进制数据存储能力。理论上说,铁磁体是永久不会失效的,因此它的写入次数是无限的。不久前,IBM、英飞凌(Infineon、摩托罗拉(MOTOROLA、东芝(TOSHIBA、日本电气(NEC、索尼(SONY等电子业界的领袖级厂

13、商在MRAM方面的动作让世人的目前更多地集中在了MRAM身上。不过,MRAM也并不是那么完美,从一开始高叫“全面替代DRAM”到现在比较务实的宣传的变化过程中,可以看到它也有自己的苦衷,事实上MRMA并不能代表NVM未来的全部。闪存接班人MRAM并不是唯一也许开发MRAM的厂商很多,也许MRAM的前景真的很好,总之MRAM是未来NVM技术的一大热门。但不要忘了,未来的NVM并不止MRAM一个。就目前来看,同样具备非易失性与高速寻址能力的内存(相对于Flash RAM,至少有三个,分别是MRAM;FeRAM(Ferroelectric RAM铁电内存;OUM(Ovonics Unified Me

14、mory,奥弗辛斯基电效应统一存储器。目前,开发后两者的半导体大厂并不在少数,富士通(FUJITSU、Hynix、英飞凌、东芝、松下(Matsushita等都是开发FeRAM的主力厂商,而在OUM的开发者中,只要提一个名字就够了Intel。因此,在未来内存技术的争夺战中,我们并不能只关注MRAM,它们各有优缺点。在很多领域,FeRAM与OUM将成为MRAM的有力竞争者。FeRAM 在结构上与 DRAM 很像， 主要不同就在于使用铁电材料的电容器替代原有 DRAM 中 的电容，从而具备非易失的能力，但在读取是仍需要电容放电，所以与 DRAM 一样是破坏性 读取，这与其他 NVM 不同 OUM 使

15、用类似于 CD-RW 光盘的相变原理来保存数据， 只不过 CD-RW 上的相变用的是 激光加热， 改变的是光的反射强度， 中的相变材料则是通过施加电场来加热以发生相变， OUM 改变的是阻抗值，从而可实现二进制存储并且与 CD-RW 一样是可重写/非易失的 从存储原理上看，三家都可谓是别具匠心，而不同的设计原理也就决定了它们各自所 擅长的领域。 未来“闪存”的较量FeRAM 走在前面 技术往往就是这样，还在实验室中可能就要与同在实验室里的对手暗中较劲了。虽然 距它们大量上市的日期还早，但这种较量却早已开始了。不过要声明的是，在这三个候选人 之中，FeRAM 并不算是未来的产品，它的成品目前已经

16、有不小的应用量，所以与 MRAM、OUM 相比它的成熟度是最高的。 在这三者中，由于在写入时需要改变磁场的缘故，MRAM 存在着写入电流大的缺点（是 读取电流的 8 倍），最近通过磁束集中设计（在写入电路上覆盖磁性材料以加强磁场能量） 将写入电流强度降低了 2/3，但仍是个问题。OUM 也是如此，产生相变也需要较大的电流， FeRAM 在这方面则表现最好，但也需要特殊的生产工艺，芯片面积同样较大，而且由于是破 坏性读取，在综合性能上不如 MRAM。OUM 则由于使用现有的生产工艺，芯片面积最小，且容 易混载封装，但速度比不上 MRAM。 在可重写次数方面，MRAM 在理论上是无限的，而 FeR

17、AM 与 OUM 由于分别采用电容与相 12 变材料保存数据，则都有重写次数的限制，目前的水平是 10 次，这已经是相当了不起的成 果了。 按照 Intel 早期的看法，最适合非接触型 IC 卡的存储器是 FeRAM。对高性能存储器而 言，当然首选速度最快的 MRAM。而最适合作为便携终端存储器则是 OUM。因为对于便携终端 而言， 在要求 MRAM 一样的高速度的同时， 对低成本与小体积的要求也很严格。 不过， 2003 在 年 7 月采访英特尔负责 NVM 等技术开发的 Stefan K. Lai 时，却得到了对 OUM 不利的消息。 OUM 虽然存储单元很小，但外围电路却比 NOR 闪存

18、更多，因此成本与芯片面积反而是 OUM 的 一个头疼问题。当然，MRAM 也在努力完善自己，减小写入电流与芯片面积则是它的首要目 标。 就目前而言，在实际应用中走得最远的显然是 FeRAM，作为全球最大的消费类电子产品 厂商日本松下公司就在今年发力， 准备大力推广在系统 LSI 上混载 FeRAM 的技术， 并将 其定为核心级业务。其目标是“首先，将投产面向非接触型 IC 卡的微控制器，然后再逐步 把用途扩大到面向各种数码家电的系统 LSI 领域。在不久的将来有可能在手机基带中混载 LSI。”松下公司选择 FeRAM 的理由也很简单，按照松下电器产业半导体公司社长古池进的 话说就是“与 MRA

19、M 等其它存储器相比，由于 FeRAM 更容易实现深次微米设计，且与 CMOS 工艺之间的匹配性也更出色，因此决定将其用作核心技术。”从中我们可以看出 FeRAM 虽然 在技术设计上相对于传统 DRAM 变动最小，但也因此而获得了业界的青睐，并在混载市场中 如鱼得水。 松下将从 2003 年 8 月开始供应作为第一种量产产品的非接触型 IC 卡微控制器样品， 采用 0.18 m 工艺，2003 年 12 月开始量产供货。最初的量产规模为月产 50 万个。松下还 计划 2005 年和 2007 年将分别使用 0.13 m 工艺和 0.09 m 工艺开始进行芯片量产。 为了实 现低于混载 SRAM 而与混载 DRAM 相匹敌的存储器单元面积， 计划从 0.13 m 工艺开始采用立 体电容结构以对 FeRAM 做进一步改进。 需要指出的是， 2003 年 6 月以前， 在 松下一直在以月产 300 万个的规模量产混载 FeRAM 的芯片，这些芯片均采用 0.6 m 工艺。加上即将量产的 0.18 m 版和新一代 0.13 m 版产 品在内，松下电器产业计划到 2005 年以月产 1000 万个，即年产 1.2 亿个的规模量产混载 FeRAM 的系统 LSI。 与之对照，MRA