浅析移位寄存器的Multisim仿真

1、浅析移位寄存器的Multisim仿真    浅析移位寄存器的Multisim仿真摘 要:介绍用Multisim仿真软件分析移位寄存器逻辑功能的方法,验证了4-D触发器构成的移位寄存器的逻辑功能。用Multisim仿真软件中的字组产生器产生的信号作为移位寄存器的时钟脉冲和输入数据,字组内容反映移位寄存器的输入信号和控制信号,用Multisim中的逻辑分析仪多踪     摘 要:介绍用Multisim仿真软件分析移位寄存器逻辑功能的方法,验证了4-D触发器构成的移位寄存器的逻辑功能。用Multisim仿真软件中的字组产

2、生器产生的信号作为移位寄存器的时钟脉冲和输入数据,字组内容反映移位寄存器的输入信号和控制信号,用Multisim中的逻辑分析仪多踪同步显示各输入信号、控制信号和输出信号波形,直观地描述移位寄存器的工作过程。所述方法创新地解决了移位寄存器工作过程无法用实验仪器验证的问题。关键词:移位寄存器; Multisim仿真; 字组产生器; 逻辑分析仪 Multisim Simulation of Shift Register LI Chun-ran1, YANG Ya-juan2 (1.Department of Physics, Bohai University, Jinzhou 121000, Chi

3、na; 2.Northwest Civil Aviation Air Traffic Management Bureau, Xian 710082, China) Abstract: The method of using Multisim simulation software to analyze the working process of the shift register is introduced. The logic function of a shift register composed of 4-D flip-flop is verified. The signal yi

4、elded by character set generator in Multisim simulation software is taken as the clock pulse and input data of the shift register. The contect of the character set reflects the input and control signals of the shift register.The logic analyzer in Multisim is employed to synchronously display the wav

5、eforms of each input signal, control signal and output signal, and to make the working process of shift register be described visually. The innovation of this method is that the problem that the working waves of shift register can not be analyzed and verified with electronic instruments is solved.Ke

6、ywords: shift register; Multisim simulation; generator of character set; logic analyzer 0 引 言 寄存器是计算机和其他数字系统中用来储存代码或数据的逻辑部件1-3,它的主要组成部分是触发器。有时为了处理数据,需要将寄存器中的各位数据在移位控制信号作用下,依次向高位或低位移动1位,具有移位功能的寄存器称为移位寄存器2。 常规的硬件实验测试移位寄存器逻辑功能的方法是,将移位寄存器的控制端和数据输入端分别接逻辑电平开关,改变逻辑电平开关为逻辑1、逻辑0,观测输出信号的逻辑状态。存在的问题是,测得各输入/输出信号

7、关系不直观。 用Multisim仿真软件4-10进行移位寄存器工作过程波形仿真分析,用虚拟仪器中的字组产生器4-6做实验中的信号源,产生所需的各个输入数据和控制信号,用逻辑分析仪4-6显示输入数据、控制信号和输出信号波形,可直观描述移位寄存器的工作过程及逻辑功能。 1 移位寄存器工作过程Multisim仿真实验方法 1.1 创建电路 从Multisim的TTL数字IC库中找出所需触发器,将这些触发器串接起来,构成一个移位寄存器。从虚拟仪器库中找出字组产生器、逻辑分析仪4-6。 确定字组产生器产生移位寄存器所需的各个控制信号、输入数据信号,确定逻辑分析仪所显示的输入控制信号、输入数据信号及输出函

8、数信号,将第一位触发器的输入端和各触发器的控制端接字组产生器,各个触发器的输入端和输出端接逻辑分析仪。 1.2 设置字组产生器 确定反映移位寄存器控制端、数据输入端不同输入情况的字组产生器各个字组的内容及地址;在字组产生器中设置字组始、末地址,依次输入各字组数据,进行字组信号的设置4-6。 1.3 仿真运行分析 进行实验仿真,分析仿真实验结果。 2 移位寄存器工作过程Multisim仿真实验举例 由4个边沿D触发器依次串接可构成1个4位移位寄存器如图1所示。数据从串行输入端DI输入,左边触发器的输出作为右邻触发器的数据输入1-2。 设移位寄存器的初始状态为0000,现将数码D3D2D1D0(1

9、101)从高位(D3)至低位依次送到Di端,经过第一个时钟脉冲后,Q0=D3。由于跟随数码D3后面的数码是D2,经过第二个时钟后,触发器U1A的状态移入触发器U1B,而U1A变为新的状态,即Q1=D3,Q0=D2。依此类推,可得4位右向移位寄存器的状态,如表1所示。由表1可知,输入数码依次由低位触发器到高位触发器做右向移动。经过4个时钟脉冲后,4个触发器的输出状态Q3Q2Q1Q0与输入数码D3D2D1D0相对应。 表1图1电路状态表 CPQ0Q1Q2Q3 1D3000 2D2D300 3D1D2D30 4D0D1D2D3     浅析移位寄存器的Mult

10、isim仿真(2)2.1 仿真实验电路创建 构建仿真实验电路如图1所示。 图1 用边沿D触发器构成的4位移位寄存器仿真实验电路 字组产生器产生第1位触发器(U1A)的输入数据和4个触发器的控制脉冲,逻辑分析仪显示控制信号,数据输入信号     2.1 仿真实验电路创建 构建仿真实验电路如图1所示。 图1 用边沿D触发器构成的4位移位寄存器仿真实验电路 字组产生器产生第1位触发器(U1A)的输入数据和4个触发器的控制脉冲,逻辑分析仪显示控制信号,数据输入信号及Q0Q3输出信号的波形。各触发器的清零端和预置端均接高电平。 2.2 字组产生器输出字组的设计 字

11、组内容反映移位寄存器不同输入端的输入情况,输入波形设计、字组内容及地址如图2所示。 图2 移位寄存器波形设计及字组数据 将各字组数据转换成相应的10进制代码,并在字组产生器的在数据区块以10进制(Dec字段)依次输入各字组数据2,3,2,3,0,1,2,3,0,1,0,1,0,1,0,1 ,各数据反映输入Di端输入数据和时钟脉冲,将第一个数据“2”和最后一个数据“1”分别设为字组数据的始、末地址,完成所有字组信号的设置。如图3所示。 图3 移位寄存器仿真实验字组设置 2.3 仿真运行分析 逻辑分析仪显示的波形如图4所示。 图4中,“1”为时钟脉冲的波形,“2”为输入Di端信号的波形,“3” 为

12、 Q0输出信号的波形,“4” 为 Q1输出信号的波形、“5” 为Q2输出信号的波形、“6” 为 Q3输出信号即Do的波形。由图4可知:4个D触发器依次输出输入数据,高位触发器与低位触发器的输出波形只相差一个脉冲周期。 图4 移位寄存器仿真实验波形经过4个时钟脉冲后,4个触发器储存了Di端的输入信号,即串行输入数据可经4个D触发器并行输出。经过8个时钟脉冲后,输入信号从Q3端已全部移出寄存器,即存入该寄存器的数据也可以从Do端串行输出。 3 结 语 由于受实验仪器的限制无法对移位寄存器工作波形进行硬件实验验证,主要问题是,现有的信号发生器不能产生多路同步信号,现有的示波器多为双踪示波器无法同时观测多路波形,用Multisim软件仿真解决了这一问题。所述方法具有实际应用意义9-10。 参考文献 1阎石.数字电子技术基础M.北京:高等教育出版社,2006. 2康华光,陈大钦.电子技术基础(数字部分)M.4版.北京:高等教育出版社,1999. 3任骏原,张凤云.电子线路专题研究M.成都:西南交通大学出版社,1995. 4郑步生,吴渭.Multisim 2001电路设计及仿真入门与应用M.北京:电子工业出版社,2002. 5朱力恒.电子技术仿真实验教程M.北京:电子工业出版社,2003. 6尹勇,李林凌.Multisim电路仿真入门与进阶M.北京:科学出版社,2005. 7陈先荣.