DSP应用技术(四)

1、 数字信号处理系列课程 DSP应用技术1DSP 应用技术（四） 刘明 数字信号处理系列课程 DSP应用技术2四 DSP系统设计n4.1 总体方案设计n4.2 硬件设计步骤n4.3 软件设计步骤n4.4 系统集成n4.5 常用外围芯片n4.6 高速PCB技术 数字信号处理系列课程 DSP应用技术34.1 总体方案设计根据需求写出任务说明书根据任务确定技术指标 数字信号处理系列课程 DSP应用技术4 由信号频率、带宽决定系统的采样频率。具体技术指标由采样频率确定任务书中最复杂算法所需最大时间以及系统对实时性要求判断系统能否完成工作。由数据量及程序长度决定片内RAM的容量，是否需要扩展。由系统精度决

2、定是16位还是32位，定点还是浮点运算。根据系统用途是计算还是控制，来决定对输入输出端口的要求。 数字信号处理系列课程 DSP应用技术5DSP总体设计框图根据需求写出任务说明书根据任务确定技术指标确定DSP芯片与外围芯片软件设计说明硬件设计说明软件编程与调试硬件sch / pcb系统集成硬件调试系统测试总体设计确定软硬件分工 数字信号处理系列课程 DSP应用技术6DSP控制通信口EPROMRAMADC信号预处理MUX程控放大DAC滤波器滤波器典型DSP目标板原理框图DSP方案设计基本步骤方案设计基本步骤 数字信号处理系列课程 DSP应用技术7 算法分析及优化 DSP运算量核算及DSP选择 数字

3、化要求 模拟混合电路ADC/DAC设计 吞吐量要求 存储器需求ROM/RAM/FLASH 通信口要求 其他控制（电源、时钟、同步） 体系结构设计(单DSP还是多DSP，并行还是串行，全DSP、DSP/MCU或DSP/FPGA混合)DSP目标板的设计要素目标板的设计要素 数字信号处理系列课程 DSP应用技术8第一步：算法分析与优化 根据需求，完成算法的仿真验证第二步：DSP的选择 根据核心算法、数据吞吐率，以及系统要求进行选择第三步：DSP配置 DSP基本电路包括本身的基本引脚连接、总线驱动、时钟控制、引导程序方式控制、存储器配置、通信口配置、IO口控制、时序设计等，保证DSP的基本工作模式。

4、数字信号处理系列课程 DSP应用技术9第四步：模拟数字混合电路设计 实现DSP与模拟混合产品的无缝连接，以及保证数据的吞吐量，实现模拟与数字部分隔离。第五步：系统电路设计 重点是合理进行系统技术指标的分配，在时序设计上保证系统速度（包括处理速度、接口速度、元器件速度等）和实时控制。第六步：系统对软件的编写与调试 对信号处理的算法进行编程，并提供系统监控程序。 数字信号处理系列课程 DSP应用技术10第七步：系统测试与验证 硬件部件的原理验证：电路的调试 通过DSP的原理验证：在线仿真电路调试 软件的仿真与算法验证：算法的实际硬件实现 系统硬件功能验证与指标测试：验证系统技术指标 系统软件完善：

5、确保系统的智能化与可程控性 其他测试与验证：软硬件可靠性，自检，环境实验 数字信号处理系列课程 DSP应用技术114.2 硬件设计步骤系统分析系统综合 数字信号处理系列课程 DSP应用技术12确定硬件方案根据性能指标、工期、成本等，确定最优硬件实现方案，并画出硬件原理框图。 数字信号处理系列课程 DSP应用技术13确定硬件方案器件选型一般系统中常用AD、DA、存储器、电源、逻辑控制、人机接口、通信、总线等基本部件。 数字信号处理系列课程 DSP应用技术14确定硬件方案器件选型原理设计原理设计是DSP系统集成中关键的一步，其成功与否是DSP系统能否正常工作的最重要的一个因素。 数字信号处理系列课

6、程 DSP应用技术15原理设计DSP芯片基本管脚的配置DSP引导方式选择DSP扩展存储器设计DSP时钟设计DSP电源设计DSP电平转换电路设计 数字信号处理系列课程 DSP应用技术165v4.4v3.5v2.5v1.5v0.5v0vVccVOHVIHVTVILVOLGND5v2.4v2.0v1.5v0.8v0.4v0vVccVOHVIHVTVILVOLGND3.3v2.4v2.0v1.5v0.8v0.4v0vVccVOHVIHVTVILVOLGND5V CMOS5V TTL3.3V TTLDSP电平转换电路设计 数字信号处理系列课程 DSP应用技术17确定硬件方案器件选型原理设计PCB版图设计

7、PCB布线不是简单的端口互连 数字信号处理系列课程 DSP应用技术18确定硬件方案器件选型原理设计PCB版图设计硬件调试系统分析系统综合检查PCB板上各硬件是否能正常工作。 数字信号处理系列课程 DSP应用技术194.3 软件设计步骤编写C语言源程序优化ANSI C编译器生成汇编文件汇编语言汇编器生成目标文件链接器输出可执行文件调试器目标DSP系统编写汇编语言源程序宏汇编源文件文档管理器宏汇编库格式转换烧录EPROM软件仿真软件开发系统评测模块系统仿真XDS 数字信号处理系列课程 DSP应用技术204.4 系统集成 系统集成是将软硬件结合起来，并组装成一台样机，在实际系统中运行，进行系统测试。

8、 出现问题时，一般采用修改软件的方法。如果软件修改无法解决问题，则必须调整硬件，这时问题就较为严重了。 数字信号处理系列课程 DSP应用技术214.5 常用外围器件n 实时数据采集n 实时数据存储n 实时周边器件n 实时电路集成n 实时信号产生n 实时DSP与并行结构n 实时总线技术 数字信号处理系列课程 DSP应用技术224.5.1 实时数据采集高精度高精度ADC转换器结构转换器结构逐次逼近方式逐次逼近方式-调制方式调制方式 积分方式积分方式高速高速ADC转换器结构转换器结构并行比较型并行比较型串并比较型串并比较型分路转换型分路转换型 数字信号处理系列课程 DSP应用技术23逐次逼近式A/D

9、转换器原理图高速D/A转换器逐次比较寄存器逻辑控制数码寄存器并行数字输出DUiUfACUC模拟信号输入1.高精度高精度ADC转换器结构转换器结构逐次逼近方式 数字信号处理系列课程 DSP应用技术24+-逐逐次次逼逼近近寄寄存存器器（S SA AR R）0D1D2D3DIv3D2D1D0DREFVCPDACnnVDv2REFOCPD3D2D1D0vO比较结果比较结果处处 理理11 0 0 02.5vvIvO（D3）1保留21 1 0 03.75vvIvO（D2）1不保留31 0 1 03.125vvIvO（D1）1保留41 0 1 13.4375vvIvO（D0）1不保留43210 vOt3.4

10、V转换时间转换时间 数字信号处理系列课程 DSP应用技术25-调制方式 数字信号处理系列课程 DSP应用技术26-调制方式是根据前一采样值与后一采样值之差进行量化编码，从某种意义上说它是根据信号的包络形状进行量化编码的。它采用了过采样技术，以很低的分辨率（1位）和很高的采样速率将模拟信号数字化，通过使用过采样技术、噪声整形技术和数字滤波技术增加有效分辨率，然后对ADC的有效采样速率，去除多余信息，减轻数据处理负担。 数字信号处理系列课程 DSP应用技术27积分方式积分方式是通过积分电路把线性模拟电压转换成时间信号，在这段时间内通过计数器对标准时钟脉冲计数，计数值反映了模拟电压的大小。 数字信号

11、处理系列课程 DSP应用技术28irefVVTt1第一阶段：AS1闭合，积分器工作，时间常数T1。101d11TVRCtVRCViTiO第二阶段：AS2或AS3闭合，当Vo积分到0时，积分结束。0d10tVRCVtrefO 数字信号处理系列课程 DSP应用技术29积分型模数转换技术精度高速度较慢抗干扰能力强 数字信号处理系列课程 DSP应用技术302.高精度高精度ADC转换器应用转换器应用精度与速度的矛盾对电源、接地、电路布局的要求都极为严格外部电路的匹配与后续电路之间的隔离串行输出方式 数字信号处理系列课程 DSP应用技术313.高速高速ADC转换器结构转换器结构并行比较型FLASH ADC

12、并行比较型模数转换器是目前可以见到的速度最快的ADC，分辨率一般为8位，最高可达12位，采样速率可以达到500MSPS，全功率带宽大于300MHz。并行比较型数模转换器结构比较简单，它由分压电阻网络、比较器阵列和优先编码器组成。 数字信号处理系列课程 DSP应用技术32VREFvIC7R/2VREF1314C6RVREF1114D7D6C5RVREF914D5C4RVREF714D4C3RVREF514D3C2RVREF314D2C1RVREF114D1R/27D触触发发器器寄存器寄存器CPS(t)I1I2I3I4I5I6I7Q7Q6Q5Q4Q3Q2Q1优优先先编编码码器器Y0Y1Y2D0D1

13、D2SI0 数字信号处理系列课程 DSP应用技术33串并比较型 解决高速、高分辨ADC的另一种设计思路是将两个或多个低分辨率的并行比较型ADC级联起来，合并成一个高分辨的ADC。为了减少比较器的数量，或为了达到更高的分辨率，在实际产品中，有三级甚至三级以上的分级型数模转换器。由于各级之间是串行工作的，因此，对于一个M级的分级型ADC来说，需要M个转换周期才能完成一次采样编码。为了不降低采样速率，通常可采用流水线结构，因此又被称为流水线型或子区型（subranging）。 数字信号处理系列课程 DSP应用技术3416倍放大器4位并行比较型ADC4位DAC4位并行比较型ADCD3D2D1D0D7D

14、6D5D4模拟输入8位并行二级串行ADC结构示意图 数字信号处理系列课程 DSP应用技术354.高速高速ADC转换器的应用转换器的应用电平逻辑的匹配时序逻辑的匹配高速器件的接地高速器件的去耦 数字信号处理系列课程 DSP应用技术36信号联线在数百兆赫兹的频率上，信号联线已经不能看作是零电阻、零电抗的理想联线：信号延迟信号反射信号走线间串扰电路噪声高速电路布线问题 数字信号处理系列课程 DSP应用技术37高速ADC器件的选择速度与精度的折衷保证裕量避免全速运行 数字信号处理系列课程 DSP应用技术38高速ADC对时钟、电源的要求时钟边沿干净，满足占空比要求基准电压稳定，漂移小对输入信号调理 数字

15、信号处理系列课程 DSP应用技术39高速ADC设计采用多层PCB板模拟与数字地、电源的分离电源的去耦处理模拟与数字通路尽可能短，并注意终结匹配大面积的地芯片的封装避免信号的串扰适当的屏蔽措施 数字信号处理系列课程 DSP应用技术40高速ADC系统实现数据存储：分路数据输出 高 速 并行ADC D7D0 8位存储器1 8位存储器2 8位存储器3 8位存储器4 D7D0 D7D0 D7D0 D7D0 数字信号处理系列课程 DSP应用技术41 数字信号处理系列课程 DSP应用技术42模拟电路的抗干扰屏蔽隔离模数部分之间的屏蔽光隔与差分 数字信号处理系列课程 DSP应用技术43性能测试：动态有效位动态

16、有效位(ENOB)，是用来衡量数据采集系统实际工作时有效的位数，它是用分辨率来衡量实际工作时ADC的噪声均方值与理想ADC标识分辨率情况下的量化噪声。 数字信号处理系列课程 DSP应用技术44高稳定度信号源ADC系统时钟同步FIFO或逻辑分析仪PCNNfsfa测试框图 数字信号处理系列课程 DSP应用技术45 采用FFT方法进行测试，具体方案是：(a) 采用单频正弦信号输入到ADC；(b) 对ADC输出结果进行快速傅里叶变换FFT，计算SINAD（Signal-to-Noise and Distortion Ratio，信号噪声加失真比） 。(c) 有效位数ENOB=(SINAD1.76)/6

17、.02。log10噪声能量能基频10量信号SINAD 数字信号处理系列课程 DSP应用技术46SINAD：58.09dB； ENOB等于9.36bit；8192点FFT的增益为36.12dB：噪声基底94.21dB；SFDR：78dB。无杂散动态范围 数字信号处理系列课程 DSP应用技术47AD9042实际应用示意图 数字信号处理系列课程 DSP应用技术 （ a） 采采 样样 波波 形形 局局 部部 图图 （ b） 采采 样样 信信 号号 频频 谱谱 局局 部部 图图 （ c） 采采 样样 信信 号号 频频 谱谱 图图 TM S320F2812 ADC 外外 设设 18.601KHz 采采 样

18、样 458.672Hz 信信 号号 测测 试试 图图 数字信号处理系列课程 DSP应用技术494.5.2 实时数据存储在高速实时数据存储中，需注意两个问题是ECL存储和同步存储。ECL存储：速度快，容量小，功耗低同步存储：速度快 数字信号处理系列课程 DSP应用技术50n 双端口RAM双端口存储器是一种专用存储芯片，设有两组物理地址、数据和读写控制信号。两个CPU可以通过这些控制信号同时访问双端口存储器，实现数据共享。左数据IO右数据IO左地址译码右地址译码双端口存储单元控制逻辑数据数据地址地址读读/ /写写示忙，中断标志示忙，中断标志示忙，中断标志示忙，中断标志读读/ /写写地址地址数据数据

19、双端口存储器结构框图双端口存储器结构框图 数字信号处理系列课程 DSP应用技术51乒乓存储系统框图双端口RAM构成的乒乓存储器控制逻辑ADCABDSP双端口存储器 数字信号处理系列课程 DSP应用技术52第一帧，AD采集数据D1存储在A中第二帧，AD采集数据D2存储在B中，DSP从A中读取数据D1进行运算第三帧，AD采集数据D3存储在A中，DSP从B中读取数据D2进行运算第四帧，AD采集数据D4存储在B中，DSP从A中读取数据D3进行运算如此往复循环工作，在周期T内有效的节省了AD存储时间用以DSP的计算，增强系统的实时性，虽然输出有固定延时T，但在系统中可以修复。TD1D2D3D4 数字信号

20、处理系列课程 DSP应用技术53工作特点：工作特点： 人为的将双端口存储器分成两部分，使得存储器的读写操作分时工作，即同一时刻内存储器的两部分处于不同的读写状态。 对A写数据时，则DSP从B中读取数据； 对B写数据时，则DSP从A中读取数据； 有效的增加了DSP运算处理时间，提高了系统的实时性。 重点在于双端口存储器的地址切换。一般用CPLD或FPGA来设计实现。 注意：避免在任何时刻对同一存储单元的同时进行读写操作。 数字信号处理系列课程 DSP应用技术54n 先进先出存储器FIFOFIFO是一种先进先出的存储器，即先读入的数据先读出。FIFO器件常用作数据缓冲器，充当两个不同速率的系统之间

21、的数据接口。FIFO的共性：没有地址线，只有读写时钟，内部地址依赖于对读写时钟的计数。采用满、空、半满标志来标识存储状态。 数字信号处理系列课程 DSP应用技术55FIFO引脚图FIFO功能框图 数字信号处理系列课程 DSP应用技术56FIFO内部结构框图 数字信号处理系列课程 DSP应用技术57FIFO应用应用 FIFO沿敏感，使用时要特别注意匹配，并经常进行复位，避免错误积累。 当进行FIFO宽度扩展时，其应用电路如图所示。FIFO的宽度扩展 数字信号处理系列课程 DSP应用技术58FIFO构成的输入输出存储器 数字信号处理系列课程 DSP应用技术594.5.3 高速实时周边器件使用时要注

22、意电平和速度匹配器件选型时要注意以下性能指标： 输入输出兼容性 驱动能力 静态电流以及速度 数字信号处理系列课程 DSP应用技术60中小规模器件生命力发展图 数字信号处理系列课程 DSP应用技术61各系列器件性能定位 数字信号处理系列课程 DSP应用技术624.5.4 高速实时电路集成 高速实时电路集成主要是通过电路的二次集成，减小系统体积和功耗，提高系统的性价比、可靠性、保密性。集成方法复杂可编程逻辑器件CPLD现场可编程门阵列FPGA专用集成电路ASIC 数字信号处理系列课程 DSP应用技术631. CPLD/FPGA特点： 集成度不断提高 功能愈加复杂 设计输入方式灵活 可进行系统仿真，

23、并可反复编程采用EPLD/FPGA技术可以大大减小系统体积，降低系统成本，缩短设计周期，减少设计风险，提高系统性能。 数字信号处理系列课程 DSP应用技术642. ASIC技术用芯片设计硬件系统以微处理器为核心的软件编程设计ASIC设计片上系统电子设计的三个阶段 数字信号处理系列课程 DSP应用技术65 ASIC的优点： 适应用户特定的功能要求，效率最高； 体积小，保密性好。在样机阶段，还是应该采用EPLD/FPGA技术，以减小开发风险，待技术成熟后，用ASIC技术进行最优的系统实现。 数字信号处理系列课程 DSP应用技术664.5.5 高速实时信号产生数据存储型相位累加型高速信号产生 数字信

24、号处理系列课程 DSP应用技术67数据存储型数据存储器DAC低通滤波器时钟N 数字信号处理系列课程 DSP应用技术68相位累加型直接数字频率合成DDS相位累加器DAC低通滤波器时钟 fs正弦查找表频率控制字K 数字信号处理系列课程 DSP应用技术69K= /8当K= /8，信号周期T=16Ts改变K，就可以控制产生信号的频率f 数字信号处理系列课程 DSP应用技术704.5.6 高速实时DSP并行体系结构片内并行片间并行以TI公司产品为主例如TMS320C8x以及TMS320C542x系列以ADI公司产品为主例如ADSP2106x以及TS10 x系列 数字信号处理系列课程 DSP应用技术714

25、.5.7 高速实时总线技术VMEPCIVME总线支持多处理器系统，地址总线32位，数据总线32或64位，能处理7级中断，具有总线仲裁能力，理论上的异步并行传输速率可达40MB/s。它独立于处理器，支持多达256个PCI总线，每个PCI总线支持多达256个功能器件，低功耗，突发模式读写，支持最大峰值为528MBps的读写传输速率，并行总线操作。 数字信号处理系列课程 DSP应用技术724.6 高速PCB设计走线延迟与电路上升沿时间相比拟的情况下，系统电路的功能将会出现问题 数字信号处理系列课程 DSP应用技术73vihvil高速数字电路要求信号的上升或下降时间越短越好频率越高，导线就会有寄生效应

26、 数字信号处理系列课程 DSP应用技术744.6.1 高速电路定义 如果线传播延时大于数字信号驱动端上升时间的1/2，则可认为此类信号是高速信号并产生传输线效应。国外有很多资料，将1/6作为门限，更严格的甚至为1/10，当延时超过此门限时，可定义为高速电路，PCB上的走线将不能用简单的集总参数来描述，而应用分布参数的传输线来描述。 数字信号处理系列课程 DSP应用技术75传输线中多次反射示例过载驱动传输线信号波形示意图 数字信号处理系列课程 DSP应用技术76以Tr表示信号上升时间，Tpd表示信号线传播延时。若 Tr 4 Tpd， 信号将落在安全区域；若 2Tpd Tr 4 Tpd，信号落在不

27、确定区域；若 Tr 2 Tpd， 信号落在问题区域。 数字信号处理系列课程 DSP应用技术77集总模型与分布式传输线 数字信号处理系列课程 DSP应用技术784.6.2 信号完整性从本质上讲，高速数字系统的设计的核心问题是如何确保系统时序的正确。信号完整性(Signal Integrity)指的是信号线上信号的质量。信号完整性问题主要包括反射、振铃、地弹和串扰。 数字信号处理系列课程 DSP应用技术794.6.3 传输线传输线模型可以用串联电阻和并联的电容、电阻和电感结构来等效。传输线模型将寄生电阻、电容和电感加到实际的PCB走线中，连线的最终阻抗称为特征阻抗。 数字信号处理系列课程 DSP应

28、用技术80电磁辐射 EMI Radiation反射信号 Reflected Signals延时和时序错误 Delay & Timing Errors多次跨越逻辑电平门限错误 False Switching过冲与下冲 Overshoot & Undershoot串扰 Crosstalk传输线效应 数字信号处理系列课程 DSP应用技术81反射信号反射信号 数字信号处理系列课程 DSP应用技术82信号延时和时序错误信号延时和时序错误 主要表现为逻辑电平的高低门限之间变化时，保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。通常在有多个接收端时会出现。信号延时产生原因包括驱动过载

29、、走线过长。多次跨越逻辑电平门限错误多次跨越逻辑电平门限错误 信号在跳变过程中可能多次跨越逻辑电平门限，从而导致这一类错误的发生。多次跨越逻辑电平门限错误是信号振荡的一种特殊形式，即信号振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限将导致逻辑功能紊乱。 数字信号处理系列课程 DSP应用技术83过冲与下冲过冲与下冲 走线过长或者信号变化太快，可以导致过冲与下冲的发生。尽管大多数元器件的接收端有输入二极管保护，但有时过冲与下冲电平会远远超过元器件的电源电压范围，导致元器件的损坏。电磁辐射电磁辐射 电磁干扰(EMI)包含产生过量的电磁辐射及对电磁辐射的敏感性两个方面。EMI表现为数字系统加电运行时

30、，会向周围环境辐射电磁波，从而使周围环境正常工作的电子设备收到干扰。其原因是电路的工作频率太高以及PCB布局布线的不合理。 数字信号处理系列课程 DSP应用技术84串扰串扰 在一根信号线上有信号通过时，在PCB板上与之相邻的信号线就会感应出相关信号，这种现象叫做串扰。串扰的影响改变传输线的有效特征阻抗和传播速度在其他传输线上引入感应噪声 数字信号处理系列课程 DSP应用技术85tILVdrivermLmnoisedd,tVCIdrivermCmnoisedd,互感和互容引起的串扰感应电流流向 数字信号处理系列课程 DSP应用技术86串扰噪声示意图 数字信号处理系列课程 DSP应用技术87近端串扰脉冲和远端串扰脉冲示意图 数字信号处理系列课程 DSP应用技术88串扰串扰解决途径解决途径在布线限制允许的前提下，尽可能加宽走线间距在保证目标线阻抗同时，导线尽可能接近地线如果系统设计允许，使用差分布线技术相邻两层的走线采用正交布线信号线并行走线长度尽可能