TSV硅通孔技术的研究

1、西安电子科技大学硕士研究生课程考试试卷科目集成电路封装与测试题目硅通孔（TSVTSV 工艺技术学号 15111226571511122657 班级 111504111504姓名马会会任课教师包军林评卷人签名注意事项1 1 .考试舞弊者做勒令退学或开除学籍2 2 . .用铅笔答题一律无效（作图除外）3 3 . .试题随试卷一起交回硅通孔 TSVTSV 工艺技术1511122657 马会会摘要:本文主要介绍近几年封装技术的快速发展及发展趋势。简单介绍了 TSV 技术的发展前景及其优势。详细介绍了硅通孔工艺以及其关键技术。并针对 TSV 中通孔的形成，综述了国内外研究进展，提出了干法刻蚀、湿法刻蚀、

2、激光钻孔和光辅助电化学刻蚀法(PAECE)等四种 TSV 通孔的加工方法、 并对各种方法进行了比较， 提出了各种方法的适用范围。关键词：后摩尔时代；封装技术；TSV;硅通孔Abstract:Thispapermainlyintroducestherapiddevelopmentanddevelopmenttrendofpackagingtechnologyinrecentyears.Inthebriefintroductionofseveralverticalpackagingtechnology,thepaperfocusesonthedevelopmentofTSVtechnologyan

3、ditsadvantages.ThetechnologyofSi-throughholeanditskeytechnologiesareintroducedindetail.Inthispaper,theresearchprogressofTSVwassummarized,andthemethodofdryetching,wetetching,laserdrillingandphotoassistedelectrochemicaletching(PAECE)wasproposed,andfourkindsofTSVthroughholewerecompared.Keywords：PostMoo

4、reera;packagingtechnology;TSV;siliconthroughhole引言集成电路技术在过去的几十年里的到了迅速的发展。集成电路的速度和集成度得到了很大的提高并且一直遵循摩尔定律不断发展，即单位集成电路面积上可容纳的晶体管数目大约每隔 18 个月可以增加一倍。然而，当晶体管尺寸减小到几十纳米级后，想再通过减小晶体管尺寸来提升集成电路的性能已经变得非常困难，要想推动集成电路行业继续遵循摩尔定律发展就不得不寻求新的方法。自从集成电路发明以来，芯片已无可辩驳地成为电子电路集成的最终形式。从那以后，集成度增加的速度就按照摩尔定律的预测稳步前进。摩尔定律的预测在未来若干年依然有

5、效的观点目前仍然被普遍接受，然而，一个同样被广泛认同的观点是，物理定律将使摩尔定律最初描述的发展趋势停止。在这种情况下，电子电路技术和点路设计的概念将进入一个新的发展阶段，互连线将在重要性和价值方面得到提升。在被称作“超越摩尔定律”的新兴范式下，无论是物理上还是使用上，在 z 轴方向组装都变得越来越重要。目前在电子封装业中第三维正在被广泛关注，成为封装技术的主导。民面却苜长期发展路罐WLP、-J-LCOISOP、TQ1-p.sorsTQfP件前的问题*唯.纳米能新忖 T.新技术.新地揭一性楼也怩3ilech.海忡立曲拔*l”-V族tG*纳米线瓶*伯rjSwrtJz绦的持内依本健炳兴评炳也门内境

6、咬它度。孑M料件暨IH方整邮性列徵K面电主制峰和设小成本例何帆U如fl-rn端|*功能.祝*3DSOC成FHGAC?nm13bM州MbiT驾但弗针嫡孔QKP1970年Jftiflit|典2旬：M00年301。T工加处年后rIIPViABCiA1M(MSIP由加.也瓜时小隔过苴本嫉图 1 封装的技术演变与长期发展图FigITechnicalevolutionandlongtermdevelopmentofpackaging3D(three-dimensional)集成电路被认为是未来集成电路的发展方向，它通过使集成芯片在垂直方向堆叠来提高单位面积上晶体管数量， 使得在相同工艺下芯片的集成度可以大

7、大的提高。 以前实现三维集成电路堆叠的主要方法是丝焊工艺和倒装芯片工艺，它们都是将分立集成电路进行简单的垂直方向上的堆叠，芯片间的互连是通过芯片管脚片外简单对接实现的，虽然这也实现了芯片的三维堆叠，如图 1.1 中左图所示，但是该互连方式使得芯片间连线依然较长，并不是真正意义上的三维集成电路， 而“穿透硅通道(Through-SiliconVias)”技术的出现才使实现真正紧密集成多块芯片的三维集成电路成为了可能，如图 1.1 右图所示，TSV 使得各芯片间互连线更短了，而且互连线都在芯片的内部，这样受到的干扰也比互连线在外部小得多1。图 2 运用引线键合(左)和 TSV(右)的 3D 集成电

8、路Fig23Dintegratedcircuitswithwirebonding(left)andTSV(right).TSV 技术可以使集成电路的性能从多个方面得到很大的提升。TSV 技术能很好地提高集成电路的集成度；能大大缩短了集成电路之间连线，进而使延时和功耗都得到了显著地减小；同时，TSV 技术还能把不同工艺材料和不同的功能模块集成到一起，给芯片整体性能优化带来很大方便。这些显著的优势都使得 TSV技术近年来成为热门的研究领域。13D 集成中的 TSV 技术3D 集成并不是一个崭新的概念，早在 1967 年美国 RC 怂司就已经提出这种想法，并且有少数电子产品就使用了量身定做的 3D

9、封装方式，但可惜 3D 封装的概念还没有主流技术。随着市场对产品功能与性能需求和挑战的急速增加，传统 ZD 集成技术的瓶颈问题越来越突出,3D 集成技术才被人慢慢从新重视起来。1989年，日本东北大学的 Koyanagi 等人首次提出一种制造 3D 集成电路的工艺方法，即将晶圆与另一片厚的晶圆连结起来后，从晶圆的背后将其磨薄5o1995 年他们又开发了用 poly-Si 材料制作多层 TSV 的技术。目前 3D 集成技术被认为是未来集成技术的发展方向，并可以使摩尔定律继续有效的有力保证。在实现 3D 集成的技术中，硅通孔(ThroughSiliconVia,TSV)技术扮演者极其重要的关键角色

10、，它使得 3D 互连成为可能。它不仅可以作为 3D 集成电路中信号的通道，也可以作为 3D 集成电路中散热的通道。具体来讲,TSV 就是用来连通硅晶圆上下两边的通孔，并在通孔中关注导体形成互连线。具体灌注的导体可以根据其应用目的而定，如 Cu,W 以及 poly-si,并用绝缘层(通常为 SiO2)将 TSV 导体与基底隔离开来.而这层绝缘层也将给 TSV引入主要的寄生电容以及影响 TSV 的热性能。同时，TSV 导体与通孔壁之间还会有一层很薄的阻碍层（如 Ta）,用来阻止 TSV 导体的金属原子向硅基底渗透。由 3D 工艺流程确定 TSV 的发展路线图。表 1TSV 尺寸发展路线Table1

11、developmentrouteofTSVdimensions全局TSV（主要应用于W2W,IAW或者b2D的3D集成）2009-20122012-2015最小TSV直卷一24/m最小TSV间距8-16jLtm4-8/m最小TSV深度20-50m20-50m最大TW长宽比5:1-10:110:1-20:1中挛局域TSV（主襄应用于W2W的3D集戌）2009-20122012-2015最小TSV直役1-2/jtri0.8-1.5/jm最小T5V间距2-4xmft/hTSV深度6-6*lQfnn最大TSV长宽比5:170:110:1-20:1TSV（throughsiliconvia）技术是穿透硅

12、通孔技术的缩写，一般简称硅通孔技术。采用硅通孔 TSV 技术的 3D 集成方法能提高器件的数据交换速度、减少功耗以及提高输入/输出端密度等方面的性能6o采用 TSV 技术也可以提高器件的良率，因为大尺寸芯片可以分割为几个功能模块的芯片（小尺寸芯片具有更高的器件良率），再将它们进行相互堆叠的垂直集成， 或者将它们在同一插入中介层上进行彼此相邻的平面集成。硅通孔技术（TSV）是通过在芯片和芯片之间、晶圆与晶圆之间制作垂直导通，实现芯片之间互连的最新技术。它将集成电路垂直堆叠，在更小的面积上大幅提升芯片性能并增加芯片功能。与以往的 IC 封装键合和使用凸点的叠加技术不同。TSV 能够使芯片在三维方向

13、上堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，业内人士将 TSV 称为继引线键合（WireBonding）、TAB 和倒装芯片 FC 之后的第四代封装技术。图 3 三代封装技术Fig3Threegenerationpackagingtechnology由于 TSV 工艺的内连接长度可能是最短的，因此可以减小信号传输过程中的寄生损失和缩短时间延迟。TSV 的发展将受到很多便携式消费类电子产品的有力推动，这些产品需要更长的电池寿命和更小的波形系统。芯片堆叠是各种不同类型电路互相混合的最佳手段，例如将存储器直接堆叠在逻辑器件上方。2TSV 技术的发展趋势如图 1 所示，近

14、几年 TSV 技术的发展迅速，2007 年至 2012 年，TSV 专利数量持续稳步增长，TSV 越来越受到关注。TSV 逐步成为目前电子封装技术中最引人注目的一种技术7。图 419922012 年公开的 TSV 专利Fig4TSVopen19922012patentsTSV 技术将在垂直方向堆叠层数、硅片减薄、硅通孔直径、填充材料、通孔刻蚀等方面继续向微细化方向发展。在垂直方向上堆叠层数由 2007 年的 3-7 层裸芯片发展到 2015 年的 514 层裸芯片的堆叠。为使堆叠 14 层裸芯片的封装仍能符合封装总厚度小于 lmm 的要求，在硅片减薄上，由 2007 年的 20um50um 勺

15、厚度减低至 2015 年的 8um 厚度。在硅通孔的直径上，由 2007 年的 4.0um 缩小至 2015 年的1.6um。TSV 技术发展重点还包括工艺开发、三维 Ic 设计测试、多尺寸通孔技术以及静电保护。3 硅通孔工艺的分类和流程在实践中实现硅通孔的过程有很多，大体可以分为三类：前段制程前先通孔型是指在没有做任何 CMOSC 艺前在空白硅片上制作通孔；后段制程后先通孔型是指在 CMOSS 件即将完成和硅片减薄工艺前先制作通孔； 后段制程后后通孔型是指器件硅片在通孔形成前先减薄到其最终厚度.先通孔技术通孔材料是多晶硅；后通孔技术通孔材料是铜、鸨。TSV 是通过铜填充或者铜的均匀性淀积进行

16、制作的。其中，铜从通孔底部和侧壁同时开始生长。 为了确保通孔顶部附近能够进行速度较慢的放射状生长以获得无孔洞填充结果，电镀系统还采用了一些有机添加剂，以下是所用的工艺步骤：(1)通过刻蚀或者激光熔化在硅晶体中形成通孔(2)通过 PECVD 淀积氧化层(3)通过 PVD、PECVD 或 MOCVD 工艺淀积金属粘附层/阻挡层/种子层；(4)通过电化学反应往通孔中淀积铜金属(5)通过化学机械抛光或研磨和刻蚀工艺去除平坦表面上的铜金属。如图 3.1 所示为制作硅通孔的基本流程图图 5 制作硅通孔的基本流程图Fig5Thebasicflowchartofmakingsiliconthroughhole

17、TSV 技术不仅可以连接两块芯片内的不同核心，还能将处理器和内存不同部件连在一起，并通过大户签个微小的连线传输数据，比如在硅错芯中，通过钻出许多细微的孔洞并以鸨材料填充。就能够得到 TSM 相比之下目前的芯片大多使用总线（BUS 通道传输数据，容易造成堵塞、影响效率。更加节能也是 TSV 的特色之一。据称，TSV 可以将硅错芯片的功耗降低大约 40%另外，由于改用垂直方式堆叠成“3D”芯片,TSV 还能打打节约主板空间。尽管目前也有垂直堆叠芯片，但都是通过总线互连，因此不具备 TSV 的高带宽优势，因为 TSV 是直接连接顶部芯片和底部芯片的。4TSV 工艺中的关键技术使用 TSV 互连的 3

18、D 芯片堆叠所需的关键技术包括8:（1）通孔的形成；（2）绝缘层、阻挡层和种子层得淀积（3）铜的填充（电镀）、去除和再分布引线（RDL电镀（4）晶圆减薄（5）晶圆/芯片对准、键合与切片4.1 通孔制作技术4.1.1 干法刻蚀干法刻蚀是用等离子体进行薄膜刻蚀的一项技术，以等离子体形式存在的气体具有两个特点：第一，与常态下的气体相比，等离子体中的这些气体的化学活性更强，为了更快的与材料发生反应以实现刻蚀去除的目的， 应当根据被刻蚀材料的不同选择合适硅片刻仅TSV减薄减薄绝级层TSY 填充金属 CuA沉积绝缘层钻附层和种子层口竽园$甲BCuTi/CuUlSn的气体；第二，为了达到利用物理能量转移实现

19、刻蚀的目的，可以利用电场对等离子体进行引导和加速，使得离子具有一定的能量，当其轰击被刻蚀物表面时，就会击出被刻蚀物材料的原子。因此，干法刻蚀是晶圆片表面物理和化学两种过程相互平衡的结果，其中干法刻蚀又分为物理性刻蚀、化学性刻蚀以及物理化学刻蚀三种。4.1.2 湿法刻蚀将晶片放置于液态化学腐蚀液中进行的腐蚀称为湿法腐蚀，在腐蚀过程中，腐蚀液通过化学反应将接触的材料逐步侵蚀溶解掉。 化学腐蚀的试剂包括很多种， 有酸性的、碱性的、以及有机腐蚀剂等。根据选择的腐蚀剂，又分为各向同性腐蚀以及各向异性腐蚀剂。湿法腐蚀的一个很大的优点是成本低廉，而且对于同一个图形的硅晶圆在同样浓度溶液中的腐蚀过程是可以重复

20、的，只要找到同一图形的硅晶圆、在同一配比的溶液中刻蚀深度与时间的关系，便可以准确制作出一定厚度的超薄芯片。4.1.3 激光钻孔由于激光具有高能量，高聚焦等特性，依据光热烧蚀和光化学裂蚀原理形成目前常用的两种激光钻孔方式，一种是二氧化碳激光钻孔，另一种是 UV 激光钻孔。二氧化碳激光钻孔是由光热烧蚀机理在极短的时间以波大于 760nm 的红外光将有机板材予以强热融化或者气化，使之被持续移除而成孔。UV 激光钻孔利用光化学裂蚀机理，通过发射位于紫外线区的，激光波长小于 400nm 的高能量光子，使基板材料中长分子链高分子有机化合物的化学键撕裂，在众多碎粒体积增大和外力抽吸下，使基材被快速移除，从而

21、形成微孔。UV 激光钻孔不需要烧蚀的盲孔进行除胶渣工序，但是其加工方式为单孔逐次加工，在加工效率方面大大落后于二氧化碳激光钻孔，一般二氧化碳激光钻孔的效率是 UV 激光钻孔的 45 倍。如下图所小。该芯片由 8 张晶圆叠层而成，芯片厚度仅为 560um。三星公司宣称 TSV 的制作是由激光钻孔完成9。图 6 三星电子开发的 16GB 的 NAND1 闪存（2GBX8）Fig6SamsungElectronicsDevelopmentoftheNAND16GBflashmemory（2GBx8）但激光钻孔技术也有其缺点和不足，参见如图 4.2，无法满足未来更小孔径高深宽比 TSV 通孔制作；（1

22、）硅熔化再快速凝固，易在通孔表面形成球形瘤，通孔内壁粗糙度较大，难以淀积连续绝缘层/种子层;（2）通孔内壁亚表面热损伤较大（图 4.3），影响填充后孔的可能性；制作通孔尺寸精确度5um.图 8 激光钻孔亚表面热损伤区Fig8Laserdrillingandsurfacethermaldamagezone目前,激光钻孔技术可以加工直径 10um 的通孔，但只适用于直径大于 25um 的硅通孔商用加工.随着通孔直径减小，为提高通孔精度和热损伤，UV（紫外）激光已取代红外激光.激光钻孔技术需要重点解决机械装置移动精度低可重复性低及生产效率低降低亚表面热损伤等问题10o4.1.4光辅助电化学刻蚀电化学

23、刻蚀是一种采用液态腐蚀剂的湿法腐蚀工艺，它属于湿法刻蚀技术。必须有空穴的参与才能实现硅溶解的过程，为了实现定点刻蚀，通过光生空穴并控制空穴的输运过程将空穴输送的反应点，这就是所谓的光辅助电化学刻蚀技术。采用这种方法具有以下优点：第一，由于巧妙的利用了光能量激发硅片中的空穴，并且能够与电解液中带有负电荷的电子发生化学反应而生成可溶性物质， 在除去被加工材料残余的同时而没有造成附产物堆积，因而不会影响深部加工；第二，与一般刻蚀方法相比，得到结构的深宽比更大；第三，采用此方法不仅能够加工单个孔，还可以一次完成空阵列中所有孔的加工，因此，它是一种真正的并行加工的方法；第四，这种方法简单明确，加工成本较

24、低，并且容易搭建反应装置，因此，非常适合实验室研究1104.2 通孔侧壁薄膜淀积技术完成金属填充前必须淀积绝缘层，隔断填充金属和硅本体材料的电导通。接着淀积粘附/扩散阻挡层和种子层金属。 粘附/扩散阻挡层阻挡填充金属向绝缘层和本体材料扩散，同时与绝缘层和种子层具有良好的粘附性。4.2.1通孔侧壁绝缘层淀积技术通孔内绝缘层材料有硅氧化物、硅氮化物、聚合物等。不同绝缘层，需要不同的淀积技术，如表 4.1。PECVD 技术淀积速率高，工艺温度最低且膜层覆盖能力强，广泛应用与淀积二氧化硅等绝缘层材料。真空气相淀积 Paylene 作为硅通孔侧壁绝缘层，在 TSV 工艺中也获得广泛使用。表 2 通孔侧壁

25、绝缘层淀积技术Table2ThroughholewallinsulationlayerdepositiontechnologyFig图 7 激光钻孔形貌图7Laserdrillingtopography上谭昆淀积 j 优缺点技术温度式淀制速率均匀性其他弛优化低呆好台阶司盖能力高CD而低不好台阶是茶能力高1RVIISiA,一为低好台阶湖淀能力高PECVD150-100较高好台阶网忠能力局其空气相淀相PriryHcnc150高好介电常数较低4.2.2 通孔侧壁粘附/扩散阻挡层和种子层金属淀积技术通常 TSV 工艺采用电镀铜工艺进行瞳孔填充。Cu 在二氧化硅介质中扩散速度很快，易使其节电性能严重退化

26、；铜对半导体的载流子具有很强的陷阱效应。铜扩散到半导体本体材料中将严重影响半导体器件电性特征；铜和二氧化硅的粘附强度较差，必须在二者中间淀积一层 Ta,TaN/Ta,TiN,等扩散阻挡层，防止铜扩散并提高种子层得粘附强度。常见的淀积技术见表 4.2。表 3 通孔侧壁粘附/扩散阻挡层和种子层金属淀积技术Table3Throughholewalladhesion/diffusionbarrierlayerandseedlayermetaldepositiontechnique优战点技术TTTT温度淀E时率均4批其他PDTh高低较差不适合仇山鼠控戢肘Ta,HWCu.,加 CT低转而好台阶覆维腌力高P

27、tCVDTaN. UN帐好台阶检幕能力高4.3 通孔填充技术铜的电阻率较小，称为 TSV 通孔填充材料的首选。通孔铜填充技术有磁控溅射、CVD、ALD（原子层淀积）、电镀等。由于电镀成本更低且淀积速度更快、铜电镀工艺成为 TSV 通孔填充首选。均匀铜电镀技术已经被广泛应用于低成本圆片级封装，电镀时通孔侧壁和底部均匀生长，突出位置生长速度更快。如被用于深孔填充，底部未完成填充时通孔开口可能已封闭，就会形成电镀空洞。显然均匀电镀工艺不适用于小孔径、高深宽 TSV 深孔填充。为满足无孔洞铜电镀，开发了“自底向上”电镀工艺。“自底向上”电镀工艺，电镀时抑制通孔外表面的沉积速率而加速通孔内部的沉积，通过

28、开发特殊电镀添加剂和电镀设备结构、电场的特殊设计等技术手段来实现。装第1界后图 8“自底向上”电镀技术原理图Fig8Bottom-upelectroplatingtechnologyprinciplediagram（1）强吸附力抑制剂，覆盖在铜表面的原子位置来抑制表面铜沉积；（2）加速剂的作用用来加速通孔底部铜的沉积速率。（3）整平剂或增亮剂，抑制表面曲率分布引起的高电场区域的沉积，抑制凸出表面位置的快速成核；（4）加速剂成分在通孔底部聚集起来抵消抑制剂的作用来加速通孔底部铜的沉积速率；（5）优化结构、电场特殊设计减小流体边界层厚度，减小加速剂在晶圆表面的浓度降低铜淀积速率；（6）采用周期脉冲

29、反向电流进行电镀、抑制通孔内壁尖锐表面生长。4.4 超薄晶圆减薄技术3D-TSV 封装技术需要将晶圆/芯片进行多层叠层键合， 同时还必须满足总封装厚度要求，必须对晶圆厚度减薄至 30100um。传统单一晶圆减薄技术（表4.3）无法满足工艺要求，需要开发超薄晶圆减薄技术。当晶圆减薄至 30um 极限厚度时，要求表面和亚表面损伤尽可能小，一般采用机械磨削+CMP、机械磨削+湿法刻蚀、机械磨削+干法刻蚀、机械磨削+干法抛光等四种减薄工艺方案。表 4 晶圆减薄技术Table4Waferthinningtechnology-r机械已削CMP，法削他干法已触干法施光150mm、200mm、300mm 尺寸

30、晶圆减薄至 150um 时就会变得柔韧而谷易变形或翘曲，为下步工序操作带来困难。目前业界的主流解决方案是采用一体机思路：将晶圆的磨削、抛光、保护膜去除、划片膜粘贴等工序集合在一台设备内，圆片从磨片一直到粘贴划片膜为止始终被吸在真空吸盘上，始终保持平整状态，从而解决了工序间超薄晶圆搬送的难题。4.5 芯片/晶圆叠层键合技术3D-TSV 封装技术需要将不同材料、不同种类、不同尺寸的裸芯片在垂直方向上进行叠层键合，实现机械和电器互连。根据键合材料不同，主要有硅熔融键合、金属热压键合、共晶键合、聚合物键合等，参见表 4.5.硅熔融键合温度较高、工艺条件苛刻；聚合物键合热稳定性较差，较少用于 3D-TS

31、V 封装，金属热压键合、共晶键合与现有半导体封装工艺设备兼容而被广泛米用。表 5 键合技术及工艺特点Table5Bondingtechnologyandprocesscharacteristics率同三旧泣三村速环产晚生i-产，L化学蒙i液低in-HNarrhcooH5-40jim-nlin-1产DQs高li|CF 涵 SF*等1-4pffiinin1产生5Fh较高(It1-llLlulliKaah锭令犍/谜合TZOY.L材料原理温度及优映点I.1而粗糙度2ran：室温工商总面平整度.构建舟清洁度；3W)VAl.Si577rAl.;Gc419tAuSi363大品电+机Wl356XAu/Sn结合

32、27K cCu.Sti231tSnAi：普1VPbSnVIKIk聚合物 聚酰亚机域9r粘介胺.环板结合320大器等领域，虽然利用此技术还不能够投入到大量的生产中。但是随着科学技术的不断成熟和进步，已经逐步成为下一代集成电路的主流技术。TSV 通孔加工技术主要包括湿法刻蚀、激光刻蚀、干法刻蚀以及光辅助电化学腐蚀四种方法。四种方法各有优劣。其中前两种方法不适用于大规模孔阵列，而 PAECE 法具有较大的深宽比、成本低廉以及试验方法简单易行等优点，表现出了很大的优势。据国际半导体技术路线图的预测，硅通孔技术将在垂直方向堆叠层数、硅品圆片厚度、硅穿孔直径、引脚间距等方面继续向微细化的方向发展。它将逐步由成熟的 3-7 层得堆叠向 14 层发展，硅圆片的厚度也将由 2050um 向 8um 发展