微机原理15_总线技术

1、第十五章第十五章 总线技术总线技术 15.1 总线的概念和分类总线的概念和分类 15.2 ISA总线总线 15.3 PCI总线总线 15.4 I2C总线总线 15.5 1-wire 单总线单总线 15.6 SPI总线总线 15.7 USB接口接口15.1 总线的概念和分类总线的概念和分类总线：一组传送同类信号导线的集合。总线：一组传送同类信号导线的集合。 系统与系统之间系统与系统之间或或系统内部各部件系统内部各部件之间之间进行信息传输所必需的全部信号线进行信息传输所必需的全部信号线的总和。的总和。例：内部总线例：内部总线8位队位队列总线列总线总总线线控控制制逻逻辑辑内部总线内部总线16位位地址

2、加法器地址加法器20位地位地址总线址总线16位位数数据据总总线线总总线线接接口口部部件件BIU1 2 3 4 5 6指令队列指令队列CSDSSSESEU控控制制器器ALU暂暂 存存 器器标志寄存器标志寄存器执执行行部部件件EU通用寄存器通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SIIP暂存器暂存器例：系统总线例：系统总线MPURAMROMI/OI/O接口外设ABDBCB例：系统结构中的总线例：系统结构中的总线例：总线实体例：总线实体总线总线同步并行总线同步并行总线 高速、高效高速、高效 通信距离短通信距离短并行总线并行总线串行总线串行总线异步

3、并行总线异步并行总线半同步并行总线半同步并行总线同步串行总线同步串行总线异步串行总线异步串行总线 距离远、简单距离远、简单 速度慢速度慢15.1.2 总线的分类总线的分类按数据传输方式分类按数据传输方式分类 并行接口芯片并行接口芯片 将数据的各位将数据的各位同时在多根并行传输线同时在多根并行传输线上进行传输，上进行传输，适于适于短距离、高速短距离、高速通信。通信。 D0D1D2D3D4D5D6D7目目的的D0D1D2D3D4D5D6D7源源01010110 将数据的各位将数据的各位按时间顺序依次在一根传输线按时间顺序依次在一根传输线上传输，上传输，适于适于长距离、中低速长距离、中低速通信。通信

4、。RD目目的的TD源源0 1 1 0 1 0 1 0CPUCPU数据总线数据总线地址地址译码译码读出信号读出信号写入信号写入信号复位复位准备好准备好中断请求中断请求地址地址输输入入设设备备输输出出设设备备控制寄存器控制寄存器输入缓冲寄存器输入缓冲寄存器输出缓冲寄存器输出缓冲寄存器状态寄存器状态寄存器片选片选A A0 0A A1 1数据输入准备好数据输入准备好数据输入数据输入数据输入回答数据输入回答数据输出数据输出数据输出准备好数据输出准备好数据输出回答数据输出回答并行接口连接外设示意图并行接口连接外设示意图总线总线片内总线（片内总线（In Chip BusIn Chip Bus）芯片总线（芯片

5、总线（Component-Level BusComponent-Level Bus）内总线（内总线（Board-Level BusBoard-Level Bus）外总线（外总线（Communication BusCommunication Bus）按所处位置分类按所处位置分类总线总线标准总线标准总线非标准总线非标准总线( (系统系统) )外总线外总线如并口、串口如并口、串口( (系统系统) )内总线内总线如如ISAISA、PCIPCI片片( (间间) )总线总线 三总线形式三总线形式片内总线片内总线 单总线形式单总线形式微微 机机 总总 线线 结结 构构运算器运算器寄存器寄存器控控制制器器CP

6、U存储存储芯片芯片I/O芯片芯片主板扩展扩展接口板接口板扩展扩展接口板接口板微机系统微机系统其其 他他 微微 机机系系 统统其其 他他 仪仪 器器系系 统统微机系统的四级总线示意图微机系统的四级总线示意图MPURAMROMI/OI/O接口接口外设外设ABDBCB一、并行总线的构成典型的三总线结构典型的三总线结构地址总线地址总线ABAB、数据总线、数据总线DBDB、控制总线、控制总线CBCB15.1.3 并行总线并行总线1 1、同步并行总线时序、同步并行总线时序 T 写 读 其他控制线 DB AB 同步时钟 RD/WR 同步时钟频率同步时钟频率和和数据总线宽度数据总线宽度确定了数据传输速度。确定

7、了数据传输速度。数据传输与时钟同步。数据传输与时钟同步。要求各个设备的速度相当。要求各个设备的速度相当。二、并行总线的时序二、并行总线的时序 AB 写 读 Master Slave RD/WR DB 通过联络应答信号实现握手。通过联络应答信号实现握手。握手信号握手信号2、异步并行总线时序、异步并行总线时序读数据读数据握手信号握手信号写数据写数据适应能力强，速度取决于较慢的设备。适应能力强，速度取决于较慢的设备。三、并行总线标准三、并行总线标准名名 称称PC-XTPC-XTISAISA(PC-AT)(PC-AT)EISAEISASTDSTDVESA(VL)VESA(VL)MCAMCAPCIPCI

8、适应机型适应机型8086 PC8086 PC286286、386386、486 PC486 PC386386、486486、586 PC586 PC工控机工控机486486、586586系列系列PCPCIBM PS/2IBM PS/2与工作站与工作站奔腾系列奔腾系列PCPC、工作站工作站最大传输最大传输率率4MB/s4MB/s16MB/s16MB/s33MB/s33MB/s2MB/s2MB/s266MB/s266MB/s40MB/s40MB/s133MB/s133MB/s总线宽度总线宽度8 8位位1616位位3232位位8 8位位3232位位3232位位3232位位总线时钟总线时钟4MHz4M

9、Hz8MHz8MHz8.33MHz8.33MHz2MHz2MHz66MHz66MHz10MHz10MHz33MHz33MHz名名 称称PC-XTPC-XTISAISA(PC-AT)(PC-AT)EISAEISASTDSTDVESA(VL)VESA(VL)MCAMCAPCIPCI同步方式同步方式同步同步异步异步同步同步仲裁方式仲裁方式集中集中集中集中集中集中集中集中集中集中逻辑时序逻辑时序边缘敏感边缘敏感边缘敏感边缘敏感边缘敏感边缘敏感电平敏感电平敏感边缘敏感边缘敏感地址宽度地址宽度202024243232202032/6432/64负载能力负载能力8 88 86 6无限制无限制6 6无限制无限

10、制3 3信号线数信号线数143143909010910949496464位扩展位扩展不可不可不可不可无规定无规定不可不可可可可可可可自动配置自动配置无无无无无无可可可可并发工作并发工作可可可可发方式发方式可可引脚复用引脚复用非非非非非非非非非非是是15.1.4 串行总线串行总线一、串行总线的构成只有数据总线，没有地址总线和控制总线只有数据总线，没有地址总线和控制总线总线上信息（数据、地址总线上信息（数据、地址）按位传输）按位传输总线规模小，特别适用于远距离通信。总线规模小，特别适用于远距离通信。也可作为系统内部通信和近距离通信。也可作为系统内部通信和近距离通信。COMCOM口口 RS-232R

11、S-232、RS-485RS-485串行通信接口串行通信接口USBUSB接口接口SPI/QSPISPI/QSPI常用串行扩展接口常用串行扩展接口I I2 2C C1-wire 1-wire 单总线单总线 采用了平衡差分传输技术，提高了共模抑采用了平衡差分传输技术，提高了共模抑制能力，大大减小了地线电位差引起的麻烦。制能力，大大减小了地线电位差引起的麻烦。2、RS-422/423标准 为为RS-422RS-422标准的改进增强版本，并兼容标准的改进增强版本，并兼容RS-RS-422422标准。标准。 逻辑电平与传统数字逻辑逻辑电平与传统数字逻辑TTLTTL兼容，且对兼容，且对物理层没有任何严格要

12、求。物理层没有任何严格要求。3、RS-485标准：二、串行总线标准二、串行总线标准1、RS-232标准（已讲过） 由由PhilipsPhilips公司推出的用于公司推出的用于ICIC之间的一种之间的一种二线制全双向同步串行扩展总线。二线制全双向同步串行扩展总线。串行数据线串行数据线SDASDA、串行时钟线、串行时钟线SCLSCL。4、I2C总线标准总线标准 SDA SCL 微控制器 A LCD 驱动 静态 RAM 或EEPROM 微控制器 B ADC 矩阵开关 USB USB（Universal Serial BusUniversal Serial Bus）是外设与计）是外设与计算机连接的接口

13、总线。算机连接的接口总线。 简化外设的连接过程，具备即插即用、热简化外设的连接过程，具备即插即用、热插拔、接口体积小、节省系统资源、传输可靠、插拔、接口体积小、节省系统资源、传输可靠、良好的兼容性、共享式通信、低成本。良好的兼容性、共享式通信、低成本。5、USB标准标准鼠标鼠标U U盘盘打印机打印机摄像头摄像头 其前身是其前身是19961996年由苹果公司起草的，称之年由苹果公司起草的，称之为火线（为火线（Fire WireFire Wire）并注册为其商标。）并注册为其商标。6、1394标准标准速度高速度高400Mbps 800Mbps 1.6Gbps400Mbps 800Mbps 1.6G

14、bpsIEEE 1394IEEE 1394接口有接口有6 6针和针和4 4针两种类型。针两种类型。可提供可提供8 840V40V最大最大1.5A1.5A电流供物理层使用。电流供物理层使用。 作为一个工业标准的高速串行总线，已广泛作为一个工业标准的高速串行总线，已广泛用于数字摄像机、机顶盒、计算机及其外设等。用于数字摄像机、机顶盒、计算机及其外设等。PCPC总线或总线或XTXT总线总线 15.2 ISA总线总线 数据宽度为数据宽度为8 8位的位的ISAISA总线由总线由6262根信号根信号线组成，分线组成，分A,BA,B面。面。 ATAT总线总线 PCPC总线的基础上增总线的基础上增加了加了36

15、36根信号线根信号线 ，增加了增加了C C，D D面。面。15.2.1 ISA总线的特点总线的特点特点一：特点一： 1K1K字节的字节的I/OI/O地址空间（地址空间（0000H0000H03FFH03FFH） 2424位存储器地址位存储器地址 8 8位或位或1616位数据存取位数据存取 1515级硬件中断级硬件中断 7 7级级DMADMA通道通道 产生产生I/OI/O等待状态等待状态 特点二：特点二： 它是一种多主控（它是一种多主控（MultiMasterMultiMaster）总线，除主）总线，除主CPUCPU 外，外，DMADMA控制器、控制器、DRAMDRAM刷新控制器和带处理器的智刷

16、新控制器和带处理器的智 能接口控制卡都可以成为能接口控制卡都可以成为ISAISA总线的主控设备。总线的主控设备。 15.2.1 ISA总线的特点总线的特点特点三：可支持特点三：可支持8 8种类型的总线周期种类型的总线周期 8 8位或位或1616位的存储器读周期位的存储器读周期 8 8位或位或1616位的存储器写周期位的存储器写周期 8 8位或位或1616位的位的I/OI/O读周期读周期 8 8位或位或1616位的位的I/OI/O写周期写周期 中断请求和中断响应周期中断请求和中断响应周期 DMA DMA 周期周期 存储器刷新周期存储器刷新周期 总线仲裁周期总线仲裁周期ISA总线信号总线信号元元

17、件件 面面焊焊 接接 面面管脚号管脚号信号名称信号名称管脚号管脚号信号名称信号名称A1B1GNDA2D7B2RESET DRVA3D6B3+5VA4D5B4IRQ2A5D4B55VA6D3B6DRQ2A7D2B712VA8D1B8A9D0B9+12VA10I/O CHRDYB10GNDA11AENB11A12A19B12A13A18B13A14A17B14A15A16B15A16A15B16DRQ3A17A14B17A18A13B18DRQ1A19A12B19A20A11B20CLKA21A10B21IRQ7A22A9B22IRQ6A23A8B23IRQ5A24A7B24IRQ4A25A6B2

18、5IRQ3A26A5B26CHCK IODACK3IORIOWMEMRMEMWOWSDACK2REFRESHDACK1CHCK IODACK3IORIOWMEMRMEMWOWSDACK2REFRESHDACK1ISA总线信号总线信号元元 件件 面面焊焊 接接 面面管脚号管脚号信号名称信号名称管脚号管脚号信号名称信号名称A27A4B27T/CA28A3B28ALEA29A2B29+5VA30A1B30OSCA31A0B31GNDC1D1C2LA23D2C3LA22D3IRQ10C4LA21D4IRQ11C5LA20D5IRQ12C6LA19D6IRQ13C7LA18D7IRQ14C8LA17D8

19、C9D9DRQ0C10D10C11D8D11DRQ5C12D9D12C13D10D13DRQ6C14D11D14C15D12D15DRQ7C16D13D16+5VC17D14D17C18D15D18GNDDACK5DACK0DACK6DACK7MASTER16SMEMRSMEMWIOCS16MEMCS16SBHE15.2.2 ISA信号说明信号说明1 1）数据线）数据线D D0 0-D-D1515：双向三态：双向三态2 2）低位地址线）低位地址线A A0 0-A-A1919：输出，可寻址：输出，可寻址1MB1MB3 3）高位低线）高位低线LALA1717-LA-LA2323：输出，寻址范围：输

20、出，寻址范围16MB16MB，A19A19A17A17不复用，提高数据传输率不复用，提高数据传输率4 4）地址锁存允许信号）地址锁存允许信号ALEALE：输出，高电平有效：输出，高电平有效5 5）中断请求信号）中断请求信号IRQ2-IRQ7IRQ2-IRQ7、IRQ10-IRQ14IRQ10-IRQ14：输入，上升：输入，上升沿有效沿有效IOWIORISA信号说明信号说明MEMRMEMWIOCS16MEMCS16SBHE15.2.3 ISA总线的电源规格总线的电源规格总线电总线电源源电压电压(V)(V)电流最大值电流最大值(A)(A)最小测最小测量量电压电压(V)(V)峰峰/ /峰噪峰噪声声最

21、大值最大值保护槽保护槽电流电流(A)(A)最小最小值值最大最大值值8 8位最大位最大值值1616位最位最小值小值+12V +12V 5%5%11.411.412.612.61.51.51.51.510.810.8120mV120mV2.02.0 2V 2V 10%10% 10.810.8 13.213.20.30.30.30.3 10.210.2120mV120mV2.02.0+5V +5V 5%5%4.54.55.255.253.03.04.54.54.54.550mV50mV2.02.0 5V 5V 10%10% 4.54.5 5.55.50.20.20.20.2 4.34.350mV50

22、mV2.02.0ISA总线机械尺寸总线机械尺寸 无元件区 18 个镀金片 0.76cm 高 31 个镀金片 0.76cm 高 连接区 0.5cm 33.5cm 17.0cm 11.2cm 10.9cm 7.9cm 2.3cm 2.5cm 8.9cm 12.2cm 0.76cm 15.2.4 ISA总线的典型操作时序总线的典型操作时序 8 8位存储器读位存储器读/ /写时序写时序 8位位IO读读/写周期时序写周期时序16位存储器读位存储器读/写周期时序写周期时序16位位IO读读/写周期时序写周期时序DMA启动存储器读启动存储器读I/O写周期时序写周期时序DMA启动启动I/O读存储器写周期时序读存

23、储器写周期时序中断响应周期时序中断响应周期时序15.3 PCI总线总线 PCIPCI总线（总线（Peripheral Component Interconnect Peripheral Component Interconnect Special Interest GroupSpecial Interest Group），缩略语为），缩略语为PCISIGPCISIG。即外。即外围部件互连总线围部件互连总线, ,是一种先进的高性能是一种先进的高性能32/6432/64位地址数位地址数据复用局部总线据复用局部总线 。 支持支持33MHz33MHz和和66MHz66MHz时钟频率的同步总线操作，传输

24、速时钟频率的同步总线操作，传输速率：率： 132MB/S132MB/S（数据宽度（数据宽度3232位，位， 33MHz33MHz时钟）时钟） 528MB/S528MB/S（数据宽度（数据宽度6464位，位， 66MHz66MHz时钟）时钟） 数据总线数据总线3232位，可扩充到位，可扩充到6464位。位。15.3.1 PCI总线的特点总线的特点 预留扩展空间，具有自动配置功能：预留扩展空间，具有自动配置功能： PCIPCI卡内有设备卡内有设备信息寄存器组为系统提供卡的信息，从而可以动态、信息寄存器组为系统提供卡的信息，从而可以动态、智能化的全自动配置、分配资源，实现即插即用（智能化的全自动配置

25、、分配资源，实现即插即用（PNPPNP）功能。功能。 线性突发（线性突发（burst)burst)传输传输：支持突发数据传输周期，确支持突发数据传输周期，确保总线满载数据。成组连续数据传输时，第一个数据保总线满载数据。成组连续数据传输时，第一个数据用用2 2个时钟周期，第一时钟给出地址，第二时钟传送数个时钟周期，第一时钟给出地址，第二时钟传送数据，以后一个时钟传送一个数据，不必每次都给出地据，以后一个时钟传送一个数据，不必每次都给出地址。址。 中央集中式总线仲裁中央集中式总线仲裁 不受制于处理器：不受制于处理器：可同时支持多组外围设备可同时支持多组外围设备 。 PCIPCI设设备可以完全作为主

26、控设备控制总线，允许任何备可以完全作为主控设备控制总线，允许任何PCIPCI主设主设备和从设备之间实现点到点的对等存取。备和从设备之间实现点到点的对等存取。 采用总线主控和同步操作：采用总线主控和同步操作：总线操作与处理器总线操作与处理器- -存储器存储器子系统操作并行。子系统操作并行。 PCIPCI总线规范独立于微处理器，通用性好，具有广泛兼总线规范独立于微处理器，通用性好，具有广泛兼容性：容性： 与与ISAISA、EISAEISA及及MCAMCA总线完全兼容，适用于便携总线完全兼容，适用于便携式计算机、服务器等各种机型。式计算机、服务器等各种机型。基于基于PCI总线的微机系统典型结构总线的

27、微机系统典型结构PCI总线引线示意图总线引线示意图地址和地址和 数据数据 AD31AD0C/BE#3BE#0 接口控制接口控制 FRAME# TRDY# IRTY# STOP# DEVSEL# IDSEL REQ# GNT# PERR# SERR# CLK RST#64位扩充位扩充PAR64REQ64#ACK64#INTA#INTB#INTC#INTD#TD1TD0TCKTMSTRST#出错出错总线仲总线仲裁裁系统系统AD63AD32C/BE#7BE#4LOCK#接口控制接口控制中断中断JTAG PARPCI卡卡PCI总线信号 （详见P387-391）PCI总线连接器总线连接器 PCIPCI总

28、线规范定义了总线规范定义了5V5V和和3.3V3.3V两种工作电源电压。两种工作电源电压。 高密度接插件，分基本插座（高密度接插件，分基本插座（3232位）及扩充插座（位）及扩充插座（6464位），连接器有位），连接器有3232位和位和6464位两种。位两种。 5V5V的连接器用于的连接器用于3.3V3.3V时，需要旋转时，需要旋转180180度。度。 PCIPCI接口卡的金手指根据需要可设计成接口卡的金手指根据需要可设计成5V5V通用、通用、5V/325V/32位、位、5V/645V/64位以及位以及3.3V3.3V通用、通用、3.3V/323.3V/32位、位、3.3V/643.3V/64

29、位等位等多种形式。多种形式。32位位PCI总线连接器总线连接器32位位PCI总线连接器引脚序号总线连接器引脚序号5V/32位连接器引脚排列位连接器引脚排列3.3V/32位连接器引脚排列位连接器引脚排列15.3.2 PCI总线引脚信号总线引脚信号 系统引脚系统引脚 ： CLK：输入，系统时钟。：输入，系统时钟。 RST#：输入，异步复位信号。：输入，异步复位信号。（ #表示低有效）表示低有效） 地址及数据引脚地址及数据引脚 ： AD31:0：双向三态，地址数据复用引脚。：双向三态，地址数据复用引脚。FRAME#开始变为有效的那个时钟周期内开始变为有效的那个时钟周期内AD31:0上传输的是上传输的

30、是地址。对于配置空间和存储空间，这是一个双字节地地址。对于配置空间和存储空间，这是一个双字节地址，对于址，对于I/O空间，这个一个单字节地址。传输数据时，空间，这个一个单字节地址。传输数据时，AD7:0为最低字节数据。为最低字节数据。 C/BE3:0#：双向三态，总线命令和字节允许复用引：双向三态，总线命令和字节允许复用引脚。在脚。在AD31:0上传输地址的时候，上传输地址的时候，C3:0上传输的是上传输的是总线命令，总线命令，AD31:0上传输数据的时候，上传输数据的时候，BE3:0#用用作字节允许，表示哪些通道上的数据是有效的。作字节允许，表示哪些通道上的数据是有效的。BE0#对应最低字节

31、。对应最低字节。 PAR：双向三态，：双向三态，AD31:0和和C/BE3:0#上的数据偶上的数据偶效验。效验。PAR与与AD31:0有相同的时序，但延迟一个时有相同的时序，但延迟一个时钟，在地址段后一个时钟，钟，在地址段后一个时钟，PAR稳定并有效；对于数稳定并有效；对于数据段，在写传输中，据段，在写传输中，PAR在在IRDT#有效一个时钟稳定有效一个时钟稳定并有效，而在读传输中，并有效，而在读传输中，PAR在在TRDY#有效后一个时有效后一个时钟周期稳定并有效。一旦钟周期稳定并有效。一旦PAR有效，它必须保持有效有效，它必须保持有效直到当前数据段完成后一个时钟。在地址段和写数据直到当前数据

32、段完成后一个时钟。在地址段和写数据段，主段，主PCI设备驱动设备驱动PAR，在读数据段，目标从，在读数据段，目标从PCI设设备驱动备驱动PAR。 接口控制引脚接口控制引脚 ： FRAME#：持续：持续三态三态，帧开始信号。由当前总线主设，帧开始信号。由当前总线主设备驱动，以说明一个操作的开始和延续。备驱动，以说明一个操作的开始和延续。FRAME#有有效，说明总线开始传输，当效，说明总线开始传输，当FRAME#维持有效时，说维持有效时，说明总线传输继续进行，当明总线传输继续进行，当FRAME#无效时，说明传送无效时，说明传送的最后一个字节正在进行。的最后一个字节正在进行。 IRDY#：持续：持续

33、三态三态，启动者准备好信号，启动者准备好信号(Initiator Ready)。说明传输的启动者完成当前数据传输的准备。说明传输的启动者完成当前数据传输的准备。在读操作中，在读操作中，IRDY#有效说明总线主设备已准备好接有效说明总线主设备已准备好接收收据。在写操作中，它说明收收据。在写操作中，它说明AD3:0上已有有效数上已有有效数据。据。 TRDY#：持续：持续三态三态，目标设备准备就绪，目标设备准备就绪(Target Ready)。说明传输的目标设备完成当前的数据传输准备。在写说明传输的目标设备完成当前的数据传输准备。在写操作中，操作中，TRDY#有效说明目标设备已经准备好接收数有效说明

34、目标设备已经准备好接收数据。在读操作中，它说明据。在读操作中，它说明AD31:0上已有有效数据。上已有有效数据。 在在IRDY#和和TRDY#都有效的时钟周期完成数据传输。都有效的时钟周期完成数据传输。在在IRDY#和和TRDY#都有效之前，需要插入等待状态。都有效之前，需要插入等待状态。 STOP#：持续：持续三态三态，停止信号。说明当前的目标设备，停止信号。说明当前的目标设备要求总线主设备停止当前传输。要求总线主设备停止当前传输。 IDSEL：输入，初始化设备选择：输入，初始化设备选择(Initialization Device Select)。在配置空间读写操作中，用作片选。在配置空间读

35、写操作中，用作片选。 DEVSEL#：持续：持续三态三态，设备选择。当驱动有效时，说，设备选择。当驱动有效时，说明驱动它的设备已将其地址解码为当前操作的目标设明驱动它的设备已将其地址解码为当前操作的目标设备。备。 仲裁引脚：仲裁引脚： REQ#：双向：双向三态三态，总线申请。向仲裁器说明该单元想，总线申请。向仲裁器说明该单元想使用总线。这是一个点对点的信号，每个总线主设备使用总线。这是一个点对点的信号，每个总线主设备都有自己的都有自己的REQ#。 GNT#：双向：双向三态三态，允许。仲裁器向申请单元说明其对，允许。仲裁器向申请单元说明其对总线的操作已被允许。这是一个点对点信号，每个总总线的操作

36、已被允许。这是一个点对点信号，每个总线主设备都有自己的线主设备都有自己的GNT#。 错误反馈引脚：错误反馈引脚： PERR#：持续：持续三态三态，奇偶校验错误，奇偶校验错误(Parity Error)。该。该引脚用于反馈在除特殊周期外的其他传送过程中的数引脚用于反馈在除特殊周期外的其他传送过程中的数据奇偶校验错误。据奇偶校验错误。PERR#维持三态，在检测到奇偶校维持三态，在检测到奇偶校验错误后，在数据结束后两个时钟周期，由接收数据验错误后，在数据结束后两个时钟周期，由接收数据的单元驱动的单元驱动PERR#有效。并至少持续一个时钟周期。有效。并至少持续一个时钟周期。只有发出只有发出DEVSEL

37、#的单元才能发出的单元才能发出PERR#。 SERR#：漏极开路输出，系统错误：漏极开路输出，系统错误(System Error)。用。用于反馈地址奇偶校验错误、特殊周期命令中的数据奇于反馈地址奇偶校验错误、特殊周期命令中的数据奇偶校验错误和将引起重大事故的其他灾难性系统错误。偶校验错误和将引起重大事故的其他灾难性系统错误。 中断引脚：中断引脚： INTA#, INTB#, INTC#, INTD#：漏极开路输出：漏极开路输出(Open Drain) ，中断输出。，中断输出。 高速缓存支持引脚：高速缓存支持引脚： 一个能高速缓存的一个能高速缓存的PCI存储器必须利用这两条高速缓存存储器必须利用

38、这两条高速缓存支持引脚作为输入，以支持写通支持引脚作为输入，以支持写通(write-through)和回写和回写(write-back)。如果可高速缓存的存储器是位于。如果可高速缓存的存储器是位于PCI上，上，则连接回写高速缓存到则连接回写高速缓存到PCI的桥路必须利用这两条引脚，的桥路必须利用这两条引脚，且作为输出。连接写通高速缓存的桥路可以只使用一且作为输出。连接写通高速缓存的桥路可以只使用一条引脚条引脚SDONE。 SBO#：in/out，监视补偿。当其有效时，说明对某条，监视补偿。当其有效时，说明对某条变化线的一次命中。当变化线的一次命中。当SBO#无效而无效而SDONE有效时，说有效

39、时，说明了一次明了一次“干净干净”的监视结果。的监视结果。 SDONE： in/out，监视进行。表明对当前操作的监视，监视进行。表明对当前操作的监视状态。当其无效时，说明监视结果仍未定。当有效时，状态。当其无效时，说明监视结果仍未定。当有效时，说明监视已有结果。说明监视已有结果。 64位总线扩充引脚：位总线扩充引脚： AD63:32：双向：双向三态三态，地址数据复用引脚提供，地址数据复用引脚提供32个附个附加位。在一个地址段，传送加位。在一个地址段，传送64位地址的高位地址的高32位。在数位。在数据段，传送据段，传送64位中的高位中的高32位。位。 C/BE7:4#：双向：双向三态三态，总线

40、命令和字节允许复用引脚。，总线命令和字节允许复用引脚。 REQ64#：持续：持续三态三态，请求，请求64位传输。当其被当前总线位传输。当其被当前总线主设备有效驱动时，说明总线主设备想作主设备有效驱动时，说明总线主设备想作64位传输。位传输。 ACK#：持续：持续三态三态，应答，应答64位传送。在当前操作所寻址位传送。在当前操作所寻址的目标设备有效驱动该信号时，说明目标设备能够进的目标设备有效驱动该信号时，说明目标设备能够进行行64位传输，位传输，ACK#和和DEVSEL#有相同的时序。有相同的时序。 PAR64：双向：双向三态三态，高双字偶校验。，高双字偶校验。15.3.3 PCI总线原理总线

41、原理PCI设备的配置空间设备的配置空间 每个每个PCI设备内都有一个设备内都有一个256字节的配置存储器，用来字节的配置存储器，用来存放存放PCI配置文件，其中文件头标识区占配置文件，其中文件头标识区占64字节，为字节，为系统提供本设备的信息及申请系统存储空间所必需的系统提供本设备的信息及申请系统存储空间所必需的参数。参数。 PCI主要设备信息：主要设备信息： 制造商标识（制造商标识（Vendor ID）：用来区别每个）：用来区别每个PCI设备设备生产商，由生产商，由PCI-SIG组织分配，组织分配，0 xFFFF表示无效。表示无效。 设备标识（设备标识（Device ID）：按产品分类给本卡

42、的编号。）：按产品分类给本卡的编号。 命令寄存器：为发出命令寄存器：为发出PCI和响应和响应PCI总线命令提供总线命令提供粗略控制。粗略控制。 状态寄存器：用于记录状态寄存器：用于记录PCI总线的事件状态信息。总线的事件状态信息。PCI设备配置空间分配设备配置空间分配PCI设备的配置空间设备的配置空间PCIPCI主要设备信息：主要设备信息：版本标识：标识版本标识：标识PCIPCI设备的版本。设备的版本。分类代码：用来表示分类代码：用来表示PCIPCI设备的功能分类和特定的设备的功能分类和特定的编程接口，为只读存储器。如显示卡、解压卡等。编程接口，为只读存储器。如显示卡、解压卡等。CacheCa

43、che行大小：指定系统中高速缓存行大小：指定系统中高速缓存cachecache一行的长一行的长度，以度，以DwordDword为单位，可读写。为单位，可读写。 持有定时器：指定持有定时器：指定PCIPCI总线主设备的延时计时值，总线主设备的延时计时值，以以PCIPCI总线的时钟为单位。总线的时钟为单位。 配置类型：表示头标区类型，以及是否为多功能设配置类型：表示头标区类型，以及是否为多功能设备。备。自测能力自测能力BISTBIST：Built-In self testBuilt-In self test，支持自测的，支持自测的PCIPCI设备为设备为1 1，不支持的为，不支持的为0 0。 PC

44、I设备的配置空间设备的配置空间PCIPCI主要设备信息：主要设备信息：基地址基地址0505：实现：实现PCIPCI设备所有使用地址空间的再定设备所有使用地址空间的再定位。位。 扩展扩展ROMROM基地址：表示基地址：表示ROMROM再内存中的起始地址，执再内存中的起始地址，执行其中代码完成行其中代码完成PCIPCI初始化。初始化。中断线：报告中断线：报告PCIPCI设备与系统中断连接情况。设备与系统中断连接情况。 中断引脚：表示中断引脚：表示PCIPCI设备使用了哪些中断引脚。设备使用了哪些中断引脚。 最短获准时间：指定最短获准时间：指定PCIPCI设备对延时计数器的设定设备对延时计数器的设定

45、值。值。 最大等待时间：指定最大等待时间：指定PCIPCI设备对延时计数器的设定设备对延时计数器的设定值。值。 PCI卡内有存储器、以存储器编址的寄存器和卡内有存储器、以存储器编址的寄存器和I/O空间，空间，为使驱动程序和应用程序能访问它们，需申请一段存为使驱动程序和应用程序能访问它们，需申请一段存储区域将它们定位。储区域将它们定位。 申请存储器空间：配置空间的基地址寄存器是专门用申请存储器空间：配置空间的基地址寄存器是专门用于申请存储器空间的。于申请存储器空间的。 申请申请I/O空间：配置空间的基地址寄存器也用来进行系空间：配置空间的基地址寄存器也用来进行系统统I/O空间的申请。空间的申请。

46、 中断资源申请：配置空间中的中断引脚和中断线用来中断资源申请：配置空间中的中断引脚和中断线用来向系统申请中断资源。向系统申请中断资源。15.3.4 PCI总线传输总线传输C/BE3:0#命令类型说明命令类型说明0 0 0 0中断应答（中断识别）中断应答（中断识别）0 0 0 1特殊周期（总线简单广播）特殊周期（总线简单广播）0 0 1 0I/O读（从读（从I/O口地址中读数据）口地址中读数据）0 0 1 1I/O写（向写（向I/O口地址中写数据）口地址中写数据）0 1 0 0保留保留0 1 0 1保留保留0 1 1 0存储器读存储器读(从内存空间映象读数据从内存空间映象读数据)0 1 1 1存

47、储器写存储器写(向内存空间映象写数据向内存空间映象写数据)一、总线操作命令一、总线操作命令 总线操作命令（续）总线操作命令（续）C/BE3:0#命令类型说明命令类型说明1 0 0 0保留保留1 0 0 1保留保留1 0 1 0读配置（读每一个主控器的配置空间）读配置（读每一个主控器的配置空间）1 0 1 1写配置（写每一个主控器的配置空间）写配置（写每一个主控器的配置空间）1 1 0 0存储器重复读存储器重复读(只要只要FRAME#有效，就保有效，就保持流水线的连续，以便传送大量数据持流水线的连续，以便传送大量数据)1 1 0 1双地址节拍（传送双地址节拍（传送64位地址到某一设备位地址到某一

48、设备1 1 1 0高速缓存读（用于多于两个高速缓存读（用于多于两个32位的数据期位的数据期1 1 1 1高速缓存写高速缓存写二、二、PCI总线协议总线协议 PCIPCI的基本总线传输机制是的基本总线传输机制是突发传输突发传输，包括一个地址相，包括一个地址相位和一个或多个数据相位，支持存储器和位和一个或多个数据相位，支持存储器和I/OI/O。 突发传输突发传输是指主桥电路（位于主处理器和是指主桥电路（位于主处理器和PCIPCI总线之间）总线之间）可将针对存储器的多次访问在不影响正常操作的前提可将针对存储器的多次访问在不影响正常操作的前提下合并为一次传输。下合并为一次传输。 置位基地址寄存器的置位

49、基地址寄存器的预取位预取位，可将数据预取与写合并。，可将数据预取与写合并。并可区分哪些空间可合并，哪些不能合并。并可区分哪些空间可合并，哪些不能合并。 遇到不可预取或任意范围的读操作时，停止合并。遇到不可预取或任意范围的读操作时，停止合并。 I/OI/O访问一般只有一个数据相位，因此访问一般只有一个数据相位，因此不能突发访问。不能突发访问。 三、三、PCI总线的传输控制总线的传输控制 数据传输控制信号线数据传输控制信号线 FRAMEFRAME，主设备驱动，传输起始和结束主设备驱动，传输起始和结束 IRDYIRDY，主设备驱动，允许插入等待周期主设备驱动，允许插入等待周期 TRDYTRDY，从设

50、备驱动，允许插入等待周期从设备驱动，允许插入等待周期 无论主无论主/ /从设备，一旦启动数据传输，就从设备，一旦启动数据传输，就必须完成必须完成 最后一次数据传输完成时，最后一次数据传输完成时，FRAMEFRAME和和IRDYIRDY信号均被信号均被撤消，接口信号回到空闲状态撤消，接口信号回到空闲状态 FRAMEFRAME无效、而无效、而IRDYIRDY有效时，有效时，总线忙总线忙；都无效时，；都无效时，总线空闲总线空闲 一旦设置了一旦设置了IRDYIRDY信号，直到当前数据相位结束为止，信号，直到当前数据相位结束为止，主设备不能改变主设备不能改变IRDYIRDY信号和信号和FRAMEFRAM

51、E信号的状态信号的状态四、四、PCI总线的寻址总线的寻址 三种地址空间三种地址空间：内存地址空间、：内存地址空间、I/OI/O地址空间和配置地地址空间和配置地址空间址空间 PCIPCI总线的每个设备都有自己的地址译码逻辑总线的每个设备都有自己的地址译码逻辑 支持支持正向、负向正向、负向两种地址译码方式两种地址译码方式正向译码正向译码：每个设备都监视地址总线上的访问地址：每个设备都监视地址总线上的访问地址是否落在它的地址范围内是否落在它的地址范围内负向译码负向译码：未被其他设备在正向译码中接受的所有：未被其他设备在正向译码中接受的所有译码要等总线上其他所有设备都拒绝之后才能确定，译码要等总线上其

52、他所有设备都拒绝之后才能确定，总线上只能有一个设备采用此种方式。如标准扩展总线上只能有一个设备采用此种方式。如标准扩展总线总线1 1）I/OI/O地址空间地址空间 采用全部译码采用全部译码 在在I/OI/O访问中，访问中，AD1:0AD1:0一方面用来产生一方面用来产生DEVSELDEVSEL信号，信号，另一方面说明传输的有效字节另一方面说明传输的有效字节AD1AD1AD0AD0C/BE3#C/BE3#C/BE2#C/BE2#C/BE1#C/BE1#C/BE0#C/BE0#0 00 0X XX XX X0 00 01 1X XX X0 01 11 10 0X X0 01 11 11 11 10

53、 01 11 11 12 2）内存地址空间）内存地址空间 AD31:02AD31:02译码得到译码得到双字边界对齐双字边界对齐的起始地址，每个数的起始地址，每个数据周期过后地址加据周期过后地址加4 4，直到传输过程结束，直到传输过程结束 AD1:0AD1:00000时，突发传输顺序为地址递增方式时，突发传输顺序为地址递增方式 AD1:0AD1:00101时，为时，为CacheCache行切换方式行切换方式 AD1:0AD1:01X1X时，保留时，保留3）配置地址空间）配置地址空间 IDSELIDSEL信号有效且信号有效且AD1AD1：000000，则该设备被选为访问，则该设备被选为访问的从设备

54、的从设备 AD1:0AD1:00101，且译码符合某桥电路的编号，则说明配，且译码符合某桥电路的编号，则说明配置访问是针对该桥电路后面的设备置访问是针对该桥电路后面的设备 AD7:2AD7:2用于选择每个设备配置空间的双字寄存器用于选择每个设备配置空间的双字寄存器( (共共6464个个) ) AD10:8AD10:8用于选择某个功能设备用于选择某个功能设备 AD31:11AD31:11无意义无意义五、五、PCI总线数据传输过程总线数据传输过程 PCIPCI总线访问：以读操作为例。总线访问：以读操作为例。 PCIPCI总线是半同步方式操作，信号是否有效由时钟总线是半同步方式操作，信号是否有效由时

55、钟CLKCLK的上升边采样来确定。的上升边采样来确定。 主设备启动总线周期：首先发出主设备启动总线周期：首先发出FRAME#FRAME#信号，表明一信号，表明一次访问（总线周期）开始，地址及操作命令字信号出次访问（总线周期）开始，地址及操作命令字信号出现在现在ADAD与与C/BE#C/BE#线上。线上。 从设备响应：对地址和命令字译码后通过发出从设备响应：对地址和命令字译码后通过发出DEVSEL#DEVSEL#有效信号进行响应，通知主设备，从设备已经被选中。有效信号进行响应，通知主设备，从设备已经被选中。 数据读取：主设备与从设备都准备好即数据读取：主设备与从设备都准备好即IRDY#IRDY#

56、及及TRDY#TRDY#均有效，主设备将数据取走。均有效，主设备将数据取走。x x1 12 2CLKCLKFRAME#FRAME#IRDY#IRDY#C/BE#C/BE#ADADTRDY#TRDY#DEVSEL#DEVSEL#PARPAR(单一读操作)(单一读操作)3 3x xBEBEC CA AD DPAPAPDPDx x1 12 2x xCLKCLKFRAME#FRAME#IRDY#IRDY#C/BE#C/BE#ADADTRDY#TRDY#DEVSEL#DEVSEL#PARPAR(单一写操作)(单一写操作)PAPAC CABEDPD PCIPCI总线访问：总线访问： 多数据传送周期：多数据

57、传送周期：PCIPCI支持突发访问方式。支持突发访问方式。 主模块占用一次总线可实现多个周期的数据访问。主模块占用一次总线可实现多个周期的数据访问。 第一数据地址由地址周期给出。第一数据地址由地址周期给出。 以后地址在此基础上按以后地址在此基础上按AD1AD1、AD0AD0的编码规定变化，如的编码规定变化，如AD1AD1、AD0AD0为为 00 00 时地址线性增加（每次加时地址线性增加（每次加4 4）。）。 错误校验及报告：错误校验及报告： PCIPCI总线对总线对ADAD线的有效信息都进行奇偶校验操作。线的有效信息都进行奇偶校验操作。PARPAR为校验位，发送方为为校验位，发送方为ADAD

58、与与C/BE#C/BE#线（共线（共3636位）配好校验位）配好校验值。值。a)a)接收方在地址周期用接收方在地址周期用SERR#SERR#报告校验结果，用报告校验结果，用PERR#PERR#报报告数据周期校验结果。告数据周期校验结果。PCI总线上的突发读操作总线上的突发读操作PCI总线上的突发写操作总线上的突发写操作 PCIPCI总线访问：总线访问： 配置空间访问：配置空间访问： 配置空间的访问决定于命令字编码，在配置空间的访问决定于命令字编码，在IDSELIDSEL线上发线上发出有效信号，地址线低出有效信号，地址线低8 8位用于访问配置空间的位用于访问配置空间的256256字字节存储器。节

59、存储器。 总线仲裁：总线仲裁： PCIPCI总线主设备通过总线主设备通过REQ#REQ#与与GNT#GNT#信号向总线仲裁器申信号向总线仲裁器申请占用总线并得到确认。请占用总线并得到确认。可编程逻辑器件实现可编程逻辑器件实现PCI总线接口总线接口 CPLD(CPLD(复杂可编程逻辑器件复杂可编程逻辑器件 ) )或或FPGA (FPGA (现场可编程现场可编程门阵列门阵列 ) )的优点是具有灵活的可编程性的优点是具有灵活的可编程性 PCIPCI接口可以依据插卡功能进行最优化，而不必实接口可以依据插卡功能进行最优化，而不必实现所有的现所有的PCIPCI功能，这样可以节约系统的逻辑资源功能，这样可以

60、节约系统的逻辑资源 可以将可以将PCIPCI插卡上的其他用户逻辑与插卡上的其他用户逻辑与PCIPCI接口逻辑接口逻辑集成在一个芯片上，实现紧凑的系统设计。集成在一个芯片上，实现紧凑的系统设计。 当系统升级时，只需对可编程器件重新进行逻辑当系统升级时，只需对可编程器件重新进行逻辑设计，而无需更新设计，而无需更新PCBPCBFPGA实现的实现的PCI接口应用接口应用PCI接口专用芯片接口专用芯片 专用专用PCIPCI接口芯片可以实现完整的接口芯片可以实现完整的PCIPCI主控模块和目主控模块和目标模块接口功能，将复杂的标模块接口功能，将复杂的PCIPCI总线接口转换为相对总线接口转换为相对简单的用