模拟电子技术第6章 组合逻辑电路

1、L220VS2S1+UCCRD1ABLD2下面分析当输入信号为高、低电平下面分析当输入信号为高、低电平的不同组合时，输出信号的状态。的不同组合时，输出信号的状态。ABLD1D20000101111000v0v5v5vABLD1D2000010111100&ABLABLS2S1L220VRD1ABLD2下面分析当输入信号为高、低电平下面分析当输入信号为高、低电平的不同组合时，输出信号的状态。的不同组合时，输出信号的状态。ABLD1D20000111111010005v5v5vABLD1D2000011111101ABLABLS220VRLAL +UCC-UBBAR1R2RCLT+UD0截止截止“

2、1”饱和饱和AL1ALLL &ABC1LLL&ABCABCLABCL 00010011101111011001011101011110ABLCCBAL00010010101011001000011001001110ABLCLABC1LABCL222111CBACBAL&A1B1C1&A2B2C2LB2B1LA1C1&A2C2：LABBABABALABL&ABL&ABE&ABL&EEN=1时时 G1工作工作 G2高阻高阻数据从数据从D0 D1EN=0时时 G2工作工作 G1高阻高阻数据从数据从D1 D0&ENEND0D1ENG1G2用三态门实现双向传输用三态门实现双向传输00AF1&BA0F11

3、1F2B1F3ACCF1F2F3AA11BF2CAF3门电路是实现一定逻辑关系的电路。门电路是实现一定逻辑关系的电路。类型类型: :与门、或门、非门、与非门、或非门、与门、或门、非门、与非门、或非门、 异或门异或门 。1 1、用二极管、三极管实现、用二极管、三极管实现2 2、数字集成电路、数字集成电路( (大量使用大量使用) ) 1) TTL 1) TTL集成门电路集成门电路 2) MOS2) MOS集成门电路集成门电路 实现方法实现方法: :门电路小结门电路小结门电路门电路小结小结门电路门电路 符号符号 表示式表示式与门与门& &A AB BY YA AB BY Y11或门或门非门非门1 1

4、Y YA AY=ABY=ABY=A+BY=A+BY= AY= A与非门与非门& &A AB BY YY= ABY= AB或非门或非门A AB BY Y11Y= A+BY= A+B异或门异或门=1=1A AB BY YY= AY= A B BAB 两输入端的与门、或门、与非门、或非门对应两输入端的与门、或门、与非门、或非门对应下列输入波形的输出波形分别如下：下列输入波形的输出波形分别如下：与门与门或门或门与门：全与门：全1才才1；或门：有；或门：有1就就1与非门与非门或非门或非门与非门：有低必高，全高才低；与非门：有低必高，全高才低；或非门：有高必低，全低才高或非门：有高必低，全低才高数字电路要

5、研究的是电路的输入输出之间的数字电路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑关系，所以数字电路又称逻辑电路逻辑电路，相应的，相应的研究工具是研究工具是逻辑代数（布尔代数）逻辑代数（布尔代数）。三三人人表表决决电电路路10A+5VBCRFA B C F00000001101110001111010010111 011真值表真值表BALBABAL思考思考BABALABLABCCABCBABCAL。B, AABCL00000001101110001111010010111011真值表真值表CABABCBCACBA三人表决电路三人表决电路10A+5VBCRF=AB AC BCF&A

6、BCCABCBABCAFAAAA100011AA01AAAAABBAABBA)()(CBACBA )()(CBACBACABACBA)()()()(CABACBA分配律分配律求证求证: : A+BC=(A+B)(A+C)A+BC=(A+B)(A+C)证明证明: :右边右边 =(A+B)(A+C)=(A+B)(A+C)=AA+AB+AC+BC ; =AA+AB+AC+BC ; 分配律分配律 AA=AAA=A=A(1+B+C)+BC ; =A(1+B+C)+BC ; 结合律结合律, ,分配律分配律=A =A 1+BC ; 1+B+C=1 1+BC ; 1+B+C=1=A+BC ; A =A+BC

7、; A 1=1 1=1= =左边左边BABABABAAAAAAAAA ABBAA)(BABAA)()()()(CABACBCABACAABBCCAAB反演定理（德摩根定理）反演定理（德摩根定理）AB =A+B A+B = AB用真值表证明用真值表证明A B AB A+B 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 0 证明证明: :A+AB=A+BA+AB=A+B: : 红色变红色变量被吸收掉！量被吸收掉！A+AB = 证明证明: :=A+ 1B ; A+A=1=A+B=A+(A+A)B A+AB+AB AB+AC+BC=AB+AC+(A+A)BC AB+AC+BC =AB+A

8、C证明证明: :=AB +AC=AB(1+C) +AC(1+B) =AB+AC+ABC+ABC 1. 1. 利用逻辑代数公式化简利用逻辑代数公式化简（1）并项法并项法 A+A=1（2）吸收法吸收法 A+AB=A（1+B）=A（3）消去法消去法 A+AB=A+B（4）配项法配项法 A=A（B+B） 化简化简 F=ABC+ABD+ABC+CD+BD解：解：F=ABC+ABC+CD+B(AD+D)= ABC+ABC+CD+B(A+D)= ABC+ABC+CD+BA+BD=AB +ABC+CD+BD=B(A+AC)+CD+BD=B(A+C)+CD+BD=BA+BC+CD+BD=BA+B(C+D)+CD

9、=BA+BCD+CD=BA+B+CD=B(A+1)+CD=B+CD消去法消去法消去法消去法ABCCABCBABCALABCCABCBABCAL)()()(ABCCABABCCBAABCBCA)()()(CCABBBACAABCABACBC )(CBACBABABAABL)(CBACBABABAABL)(CBACBABA)(CBACBABABA并项法并项法并项法并项法配项法配项法CBACABCBABCALABCL00010011101110001111010010101010真值表真值表ABC001001 11 10卡诺图卡诺图00111001BCACBACABCBACABACABALCABAB

10、ABABAABAB0001 11 10CD00011110AB0001 11 10CD00011110大新全少AB0001 11 10CD00011110大新全少AB0001 11 10CD00011110大新全少AB0001 11 10CD00011110大新全少CACBABCALCBBACBABCA)(CBACABCBABCAABC001001 11 10ABC001001 11 10CABACABALDCBACDDCBDBALDCBACDDCBDBALDCBACDBBAADCBAADCCBA)()()(CDBADCABDCBADCBACDBADCBACDBABCDAABCDDCBACDD

11、CBDBALCDBADCABDCBADCBACDBALDCBACDBABCDAABCDAB0001 11 10CD00011110CBABDDAL此步可省略此步可省略如何？如何？四种四种表示方法表示方法Y=AB + ABY=AB + AB逻辑代数式逻辑代数式( (逻辑表示式逻辑表示式, , 逻辑函数式逻辑函数式) )1 11 1& & &11A AB BY Y 逻辑电路图逻辑电路图: :卡诺图卡诺图 将逻辑函数输入变量取值的不同组合与将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式一一对应列出所对应的输出变量值用列表的方式一一对应列出的表格。的表格。n2N N个输入变量个输入变

12、量 种组合种组合。真值表真值表：小结小结: :逻辑函数的表示法逻辑函数的表示法已知组合逻辑电路图，确定它们的逻辑功能。已知组合逻辑电路图，确定它们的逻辑功能。分析步骤：分析步骤：（1）根据逻辑图，写出逻辑函数表达式根据逻辑图，写出逻辑函数表达式 （2）对逻辑函数表达式化简）对逻辑函数表达式化简 （3）根据最简表达式列出真值表）根据最简表达式列出真值表 （4）由真值表确定逻辑电路的功能）由真值表确定逻辑电路的功能组合逻辑电路：组合逻辑电路：逻辑电路在某一时刻的输出状态仅逻辑电路在某一时刻的输出状态仅 由该时刻电路的输入信号所决定由该时刻电路的输入信号所决定。逻辑代数式逻辑代数式 逻辑图逻辑图F=

13、BC+AAB1C&F1ABCF00011011101110001111010010111011真值表真值表例例1: 列下图逻辑电路的表达式和真值表列下图逻辑电路的表达式和真值表&1分析下图逻辑电路的功能。分析下图逻辑电路的功能。&1&ABFABABABF= AB AB=AB+AB真值表真值表A B F0 0 10 1 01 0 01 1 1功能功能:当当A、B取值相同时，取值相同时， 输出为输出为1, 是同或电路。是同或电路。AB=1FA+B = A B反演定理：反演定理：A B = A+B&1分析下图逻辑电路的功能。分析下图逻辑电路的功能。&1&ABF真值表真值表A B F0 0 00 1

14、11 0 11 1 0功能功能:当当A、B取值不同时，取值不同时， 输出为输出为1, 是异或电路。是异或电路。AB=1FF=AB+AB=AB+ABBABALBABABABABAL分析下图逻辑电路的功能。分析下图逻辑电路的功能。根据给定的逻辑要求，设计出逻辑电路图。根据给定的逻辑要求，设计出逻辑电路图。设计步骤：设计步骤：（1）根据逻辑要求，定义输入输出逻辑变根据逻辑要求，定义输入输出逻辑变 量，列出真值表量，列出真值表 （2）由真值表写出逻辑函数表达式）由真值表写出逻辑函数表达式 （3）化简逻辑函数表达式）化简逻辑函数表达式 （4）画出逻辑图）画出逻辑图小结小结: :组合逻辑电路的设计组合逻辑

15、电路的设计 两个二进制数相加时不考虑进位信号，称为两个二进制数相加时不考虑进位信号，称为“半加半加”，实现半加操作的电路叫做半加器。，实现半加操作的电路叫做半加器。=1&ABSC COSCABS=AB+AB=A+BC=AB半加器逻辑图半加器逻辑图半加器逻辑符号半加器逻辑符号真值表真值表A B C0 0 00 1 01 0 1 1 S010 11 0半加器半加器CBAHCBACBACBAABCABCBAJ)(ABCCABCBABCA11110000001010111101100001110100ABJCH 被加数、加数以及低位的进位三者相加称被加数、加数以及低位的进位三者相加称 为为“全加全加”

16、，实现全加操作的电路叫做，实现全加操作的电路叫做 全加器。全加器。AnBnCn-1Sn00000001101110001111010010111011真值表真值表Cn01111000全加器全加器 COCnAnBnCISnCn-1全加器逻辑符号全加器逻辑符号 试构成一个四位二进制数相加的电路试构成一个四位二进制数相加的电路Ci S iAi Bi Ci-1 2#Ci S iAi Bi Ci-1 1#Ci S iAi Bi Ci-1 0#S0S1S2A2 B2A1 B1A0 B0Ci S iAi Bi Ci-1 3#S3C3A3 B3 试用试用74LS248构成一个四位二进制数相加的电路构成一个四位

17、二进制数相加的电路S0S1S2C3A2 B2A1 B12Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS1832Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183S3A0 B0A3 B374LS183是加法器集成电路组件，含有两个独立的全加是加法器集成电路组件，含有两个独立的全加器。器。BABA)(BAABBABABA)(BABA)(00211)(BAPBABA52)(PPBA00211)(BAPBABA11112BABAP00005BABAP编码器编码器: 具有编码功能的逻辑电路成为编码器具有编码功能的逻辑电路成为编码器 编

18、码：编码：用数字或符号来表示某一对象或信号的过程称为编码用数字或符号来表示某一对象或信号的过程称为编码8421编码编码：将十进制的十个数：将十进制的十个数0、19编成二进制的编成二进制的8421代码代码98983B765476542B763276321B97531975310B00123BBBBS98983B765476542B763276321B97531975310B00123BBBBS000111010000111100011011000000001110 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 1 0 1

19、 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 Y0Y2Y5Y4Y1Y3Y6Y7Y8Y9数字集成编码器数字集成编码器T1147(T1147(优先编码器）优先编码器）T114716 15 14 13 12 11 10 91 2 3 4 5 6 7 8 I5 I6 I7 I8 I9 Y2 Y1 地地 VCC I4 Y3 I3 I2 I1 I0 Y0I0 I9：信号信号输入端输入端 低电平有效低电平有

20、效Y0Y3：信号输出端信号输出端 以反码形式以反码形式 输出输出若输入变量的数目为若输入变量的数目为n，则输出端的数目，则输出端的数目N=2n例如：例如：2线线4线译码器、线译码器、 3线线8线译码器、线译码器、 4线线16线译码器等。线译码器等。 如：集成器件：如：集成器件： 74LS138 (3线线8线译码器线译码器)注意信号注意信号E E的作用的作用)()(0122100AAAEEEY)()(0122101AAAEEEY)()(0122102AAAEEEY)()(0122103AAAEEEY)()(0122104AAAEEEY)()(0122105AAAEEEY)()(0122106AA

21、AEEEY)()(0122107AAAEEEY输输 入入A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0输输 出出E0E1+E200000000111111113-83-8译码器的真值表译码器的真值表(74LS138)(74LS138)1

22、 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地地 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y674LS13816 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS138管脚图管脚图A2 A0是译码器输入端，是译码器输入端，Y0 Y7是译码器输出端。是译码器输出端。且低电平有效。且低电平有效。SC SB SA为三个使能输入端，只有为三个使能输入端，只有当它们分别为当它们分别为0、0、1，译码器才正常译码；否则，译码器才正常译码；否则不论不论A2 A0为何值，为何值，Y0 Y7都输出高电平。都输出高电平。二二-十进十进制编码制编码显示译

23、显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用人们习在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到惯的十进制显示出来，这就要用到显示译码器显示译码器。gfedcbaabfgecdf g a be d c +a b c d e f ga b c d e f g+ + +共阴极接法共阴极接法共阳极接法共阳极接法共有两种接法共有两种接法显示器件：常用的是显示器件：常用的是七段显示器件七段显示器件七段字形显示译码器的真值表七段字形显示译码器的真值表(74LS48)(74LS48)Q3 Q2 Q1 Q0 a b c d e f g显示显示字形字形0 0 0 01

24、 1 1 1 1 1 00 0 0 10 1 1 0 0 0 0.1 0 0 01 1 1 1 1 1 11 0 0 11 1 1 1 0 1 10120123QQQQQQQa012012QQQQQQb012QQQc 0120120123QQQQQQQQQQd0012QQQQe0112023QQQQQQQf012123QQQQQQgQ3 Q2Q1Q0agfedcb译译码码器器1010010111174LS4874LS48与数码管的连接与数码管的连接74LS48数码管数码管译码器的应用举例译码器的应用举例: :(1) 模拟信号多路转换的数字控制模拟信号多路转换的数字控制 输入模拟电压输入模拟电压

25、模拟电子开关模拟电子开关u0u1u2u3译码器译码器A1A0Y0Y1Y2Y3u输出模拟电压输出模拟电压数字控制信号数字控制信号(2) 计算机中存储器单元及输入输出接口的寻址计算机中存储器单元及输入输出接口的寻址0单元单元1单元单元2单元单元3单元单元控制门控制门控制门控制门控制门控制门控制门控制门译码器译码器A1A0Y0Y1Y2Y3或接口单元或接口单元存储器单元存储器单元 计算机计算机 中央控制中央控制 单元单元 (CPU)数据线数据线地址线地址线 单元选择线单元选择线译码器的应用举例译码器的应用举例: :地址线数地址线数n 寻址范围寻址范围(可选择的单元数可选择的单元数) n 2 3 4 1

26、6 (单片机单片机) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK)1624422823K64216K512220M32226n20123DBABDADBAABDL0123DBABDADBAABDABL输输 入入A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y71 D 0 0 0 D 1 1 1 1 1 1 1 1 D 0 0 1 1 D 1 1 1 1 1 11 D 0 1 0 1 1 D 1 1 1 1 11 D 0 1 1 1 1 1 D 1 1 1 11 D 1 0 0 1 1 1 1 D 1 1 11 D 1 0 1 1 1 1 1 1 D 1

27、11 D 1 1 0 1 1 1 1 1 1 D 11 D 1 1 1 1 1 1 1 1 1 1 D输输 出出E0 E20 X X X X 1 1 1 1 1 1 1 1+5VABCV1R1R2V2V3V4V5R3R5R4FT1等效电路等效电路+5vA B C R1C1B1+5VABCV1R1R2V2V3V4V5R3R5R4uo (F) 设设 uA= 0.3V 则则 VB1= 0.3+0.7= 1VRLuo= 5 uBE3 uBE4 uR2（小）（小） = 5 0.7 0.7= 3.6V拉电流拉电流VB1=1Vuo=3.6V+5vA B C R1 C1B1V2 、V5 截截 止止V3、 V4

28、导导 通通+5VABCV1R1R2V2V3V4V5R3R5R4uo (F)设设 uA=uB=uC=3.6V ，V2 ,V5导通，导通，uo=0.3V。且。且VB1=2.1V。VC2=VCE2+VBE5=0.3+0.7=1V，使，使V3导通，导通，V4截止。截止。灌电流灌电流V1R1+VccVB1=2.1VVC2=1Vuo=0.3V5vA B C R1 C1B1 当输入端当输入端A、B、C均为高电平时，输出端均为高电平时，输出端Y为为低电平。低电平。 当输入端当输入端A、B、C中只要有一个为低电平，输中只要有一个为低电平，输出端就为高电平。符合与非门的逻辑关系。出端就为高电平。符合与非门的逻辑关系。ABCF&F=ABC结论结论: :+5VABV1R1R2V2V3V4V5R3R5R4FVDEN VB1=1VEN=0时时， VB1=1V， V2 、V5截止；截止；EN=1时，二极管时，二极管VD截止，截止， F=AB，同，同TTL与非门。与非门。VB3=1V二极管二极管VD导通，使导通，使VB3=1VV3、V4截止，截止，输出端开路（高阻状态）输出端开路（高阻状态）RLUCC三三、集电极开路的与非门集电极开路的与非门（OCOC门）门）输入全输入全1时，输出时，输出=0；输入任输入任0时，输出悬空时，输