微机原理与接口技术_第5章存储器

1、2022年5月2日星期一微机原理与接口技术微机原理与接口技术第四章 重点数值返回OFFSETSEGTYPELENGTHSIZE返回偏移地址返回段基址返回元素字节数返回变量单元数返回变量总字节数偏移地址段基址字节数单元数总字节数类型符号名称运算结果修改属性段寄存器名PTRTHISHIGHLOWSHORT段前缀修改类型属性制定类型/距离属性分离高字节分离低字节短转移说明修改段修改后类型指定后类型高字节低字节128127字节间转移第四章 重点之三程序设计方法：程序设计方法：顺序结构；顺序结构；分支结构；分支结构；循环结构；循环结构；第四章 重点之四12:05p存储器分类存储器分类p随机存取存储器随机

2、存取存储器RAMRAMp只读存储器只读存储器pCPUCPU与存储器的连接与存储器的连接p存储器空间的分配和使用存储器空间的分配和使用第五章第五章 存储器存储器12:05本章学习目标掌握半导体存储器的分类、组成及组成部件的作掌握半导体存储器的分类、组成及组成部件的作用及工作原理、读用及工作原理、读/ /写操作的基本过程。写操作的基本过程。掌握掌握SRAMSRAM、DRAMDRAM芯片的组成特点、工作过程、芯片的组成特点、工作过程、典型芯片的引脚信号、了解典型芯片的引脚信号、了解DRAMDRAM刷新的基本概刷新的基本概念。念。掌握半导体存储器的主要技术指标、芯片的扩充、掌握半导体存储器的主要技术指

3、标、芯片的扩充、CPUCPU与半导体存储器间的连接与半导体存储器间的连接。了解了解CacheCache的基本概念、特点、在系统中的位置。的基本概念、特点、在系统中的位置。5-1 存储器分类 存储器是计算机的主要组成部分之一，是用存储器是计算机的主要组成部分之一，是用来存放程序和数据的部件，存储器表征了计算机来存放程序和数据的部件，存储器表征了计算机的的“记忆记忆”功能功能，存储器的，存储器的容量和存取速度容量和存取速度是决是决定定计算机性能计算机性能的重要指标。的重要指标。存储器的容量越大，存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。记忆的信息也就越多，计算机的功能也就越强。0

4、000H 0001H 0002H XXXXH 读写控制总线 数据总线 地址译码器 地址 内容 地址总线 存储器的逻辑结构示意图存储器的逻辑结构示意图12:0512:05一、按用途分类一、按用途分类 ：内部存储器、外部存储器内部存储器、外部存储器1 1内部存储器内部存储器 内部存储器也称为内存内存，是主存储器主存储器。功能功能：用来存放当前正在使用当前正在使用或经常使用经常使用的程序和数据。特点：特点：快速存取、容量较小， CPU可以直接直接对它进行访问，一般是用半导体半导体存储器件构成。容量大小：容量大小：受到地址总线位数地址总线位数的限制8086系统，2020条条地址总线，可以寻址内存空间为

5、1M1M字节；80386系统，3232条条地址总线，可以寻址4GB4GB字节。存放内容存放内容：系统软件（系统引导程序、监控程序或者操作系统中的ROM BIOS等）以及当前当前要运行的应用软件。 12:052 2外部存储器外部存储器 外部存储器也称为外部存储器也称为外存外存，是，是辅助存储器辅助存储器。功能功能：用来存放用来存放相对来说不经常相对来说不经常使用的程序或者数据使用的程序或者数据或者需要或者需要长期保存长期保存的信息。的信息。特点：特点：存取速度慢、容量大，可以存取速度慢、容量大，可以保存和修改保存和修改存储信存储信息，息， CPUCPU不直接不直接对它进行访问，有专用的设备（硬盘

6、对它进行访问，有专用的设备（硬盘驱动器、软驱、光驱等）来管理，一般外部存储器由驱动器、软驱、光驱等）来管理，一般外部存储器由磁表面存储器件构成磁表面存储器件构成 。容量大小容量大小：不受限制不受限制存放内容：存放内容：系统软件、应用软件、其他长期保存程序系统软件、应用软件、其他长期保存程序和数据。和数据。 12:053 3计算机程序和数据的存取计算机程序和数据的存取1.1.由内存由内存ROMROM中的引导程序启动系统；中的引导程序启动系统；2.2.从外存中读取系统程序和应用程序，送到内存的从外存中读取系统程序和应用程序，送到内存的RAMRAM中，运行程序；中，运行程序；3.3.程序运行的中间结

7、果放在程序运行的中间结果放在RAMRAM中，中，( (内存不够时也放内存不够时也放在外存中在外存中) )；4.4.程序结束时将最后结果存入外部存储器。程序结束时将最后结果存入外部存储器。 12:05二、按性质分类二、按性质分类 ：随机存取存储器、只读部存储器随机存取存储器、只读部存储器1. RAM1. RAM随机存取存储器（随机存取存储器（Random Access MemoryRandom Access Memory） CPUCPU能将数据能将数据随机随机地写入或读出地写入或读出RAM RAM 。断电所存数。断电所存数据据全部丢失全部丢失。通常所说的内存容量大小，是指。通常所说的内存容量大小

8、，是指RAMRAM存存储器的容量。储器的容量。 SRAM-SRAM-静态静态RAM(Static RAM)RAM(Static RAM) ： 速度非常快，不断电内容不自动消失。集成度相速度非常快，不断电内容不自动消失。集成度相对较低，功耗也较大，高速缓冲存储器对较低，功耗也较大，高速缓冲存储器(Cache (Cache memory)memory)用它组成。用它组成。 DRAM-DRAM-动态动态RAM(Dynamic RAM)RAM(Dynamic RAM)： DRAMDRAM的内容在的内容在1010-3-3或或l0l0-6-6秒之后自动消失，必须周秒之后自动消失，必须周期性的在内容消失之前

9、进行刷新期性的在内容消失之前进行刷新(Refresh)(Refresh)。集成度。集成度高，成本较低，耗电少，但需要刷新电路。高，成本较低，耗电少，但需要刷新电路。DRAMDRAM运行运行速度较慢，速度较慢，SRAMSRAM比比DRAMDRAM要快要快2525倍，一般，倍，一般，PCPC机的标机的标准存储器都采用准存储器都采用DRAMDRAM组成。组成。 12:05 2. ROM2. ROM只读存储器（只读存储器（Read Only MemoryRead Only Memory） ROM ROM存储器，程序和数据固化在芯片中，只能读存储器，程序和数据固化在芯片中，只能读出，不能写入，调电不丢失

10、，通常存放操作系统的程出，不能写入，调电不丢失，通常存放操作系统的程序序(BIOS)(BIOS)或用户固化的程序。或用户固化的程序。 按集成电路内部结构不同分三种：按集成电路内部结构不同分三种： PROMPROM (Programmable ROM) (Programmable ROM) EPROMEPROM (Erasable PROM) (Erasable PROM) EEPROMEEPROM (Electrically Erasable PROM) (Electrically Erasable PROM) 12:05 不同存储器芯片，存取速度不相同，因此在选择不同存储器芯片，存取速度不相

11、同，因此在选择存储器芯片时要考虑几个方面：存储器芯片时要考虑几个方面： 只读只读存储器还是存储器还是随机随机存储器。存储器。 芯片位芯片位容量容量，它是表示存储功能的指标。，它是表示存储功能的指标。 存取存取时间时间，即访问存储器的时间。，即访问存储器的时间。 功耗功耗：CMOSCMOS器件功耗低，速度慢；器件功耗低，速度慢；HMOSHMOS的存储的存储器件在速度、功耗、容量方面进行了折衷。器件在速度、功耗、容量方面进行了折衷。 价格价格：存储器本身的价格、附加电路的价格：存储器本身的价格、附加电路的价格 12:0512:05一、静态随机存取存储器一、静态随机存取存储器(SRAM)(SRAM)

12、1 1静态静态RAMRAM的构成：的构成：单元电路：单元电路：（双极型器件或（双极型器件或MOSMOS器件构成）器件构成） 双极型器件双极型器件构成的电路：存取速度快，但工艺复杂，构成的电路：存取速度快，但工艺复杂，集成度低，功耗大，较少使用；集成度低，功耗大，较少使用； MOSMOS器件器件构成的电路：构成的电路：通常由通常由6 6个个MOSMOS管子组成的管子组成的双稳态触发器电路双稳态触发器电路，存储信息，存储信息“0”0”或或 “ “1”1”，只要不掉电，只要不掉电，“0”0”或或“1”1”状态能一直状态能一直保持，直到重新写入新的数据。读出操作后，原信息不保持，直到重新写入新的数据。

13、读出操作后，原信息不变。变。静态静态RAMRAM的特点的特点： 访问速度快，访问周期达访问速度快，访问周期达2040ns2040ns；工作稳定，不需要；工作稳定，不需要进行刷新，外部电路简单；但基本存储单元所包含的管进行刷新，外部电路简单；但基本存储单元所包含的管子数目较多，且功耗较大，适合在小容量存储器中使用。子数目较多，且功耗较大，适合在小容量存储器中使用。5-2 随机存取存储器RAM静态静态RAMRAM存储器芯片内部结构：存储器芯片内部结构：由地址译码器、存储矩阵、控制逻辑、三态数据缓冲器组由地址译码器、存储矩阵、控制逻辑、三态数据缓冲器组成，如下图成，如下图5-35-3所示。所示。12

14、:05 存储矩阵存储矩阵 一块存储器芯片由基本存储单元构成矩阵；一个基一块存储器芯片由基本存储单元构成矩阵；一个基本存储单元存放一位二进制信息。本存储单元存放一位二进制信息。 两种构成方式：两种构成方式： 字结构方式字结构方式：一个字节的：一个字节的8 8位制作在一块芯片上，位制作在一块芯片上，选中芯片可一次性读选中芯片可一次性读/ /写写8 8位信息，封装时引线较多。位信息，封装时引线较多。 例：例：1K1K的存储器芯片由的存储器芯片由1281288 8组成，访问它要组成，访问它要7 7根地根地址线和址线和8 8根数据线。根数据线。 位结构方式位结构方式：1 1个芯片内的基本单元作不同字的同

15、一个芯片内的基本单元作不同字的同一位，位，8 8位由位由8 8块芯片组成。优点是芯片封装时引线少。块芯片组成。优点是芯片封装时引线少。例：例： 1 K1 K存储器芯片由存储器芯片由102410241 1组成，访问它要组成，访问它要1010根根地址线和地址线和1 1根数据线。根数据线。12:05地址译码器地址译码器 CPUCPU读读/ /写一个存储单元时：写一个存储单元时：a.a.先将地址先将地址 （CPU)CPU) 地址总线；地址总线；b.b.高位地址高位地址 译码后产生片选信号；译码后产生片选信号；c.c.低位地址低位地址 存储器存储器 ( (地址译码器地址译码器) )译码选中所译码选中所片

16、内存储单元；片内存储单元；d.d.最后在读最后在读/ /写信号控制下读出或写入。写信号控制下读出或写入。 地址译码方式：地址译码方式：线性译码、复合译码。线性译码、复合译码。如：如：如图如图5-35-3所示，所示，l024l0241 1的位芯片。的位芯片。线性线性( (单）译码：单）译码：1010根地址线输入到地址译码器后，根地址线输入到地址译码器后，有有l024l024根输出线来选择存储单元。根输出线来选择存储单元。复合译码：复合译码：A0A0A4A4到到X X译码器译码器( (行行) )，A5A5A9A9到到Y Y译码器译码器( (列列) )。X X和和Y Y译码器各输出译码器各输出323

17、2根线，根线，X X和和Y Y同时选中同时选中的单元为所访问的存储单元；的单元为所访问的存储单元； 控制逻辑与三态数据缓冲器控制逻辑与三态数据缓冲器 a.a.CPUCPU的高位地址经译码后，送到逻辑控制器的高位地址经译码后，送到逻辑控制器的的CSCS端，产生片选信号，根据读写控制信号进行端，产生片选信号，根据读写控制信号进行读读/ /写操作。写操作。 b.b.数据经三态数据缓冲器送到数据总线上或将数据经三态数据缓冲器送到数据总线上或将数据写入存储器。数据写入存储器。 2.2.静态静态RAMRAM的例子的例子典型的静态典型的静态RAMRAM芯片：芯片：21142114（1K1K4 4位）；位）；

18、61166116（2K2K8 8位）；位）；62646264（8K8K8 8位）；位）；6212862128（16K16K8 8位）；位）；6225662256（32K32K8 8位）；位）； 其中，其中，62646264（8K8K8 8位）位）的芯片引脚图如右图所示。的芯片引脚图如右图所示。12:05二、动态随机存取存储器二、动态随机存取存储器(DRAM)(DRAM) 1 1动态动态RAMRAM的构成的构成 单元电路单元电路 动态动态RAMRAM基本单元主要有：基本单元主要有：4 4管动态管动态RAMRAM、3 3管动管动态态RAMRAM、单管动态、单管动态RAMRAM。它们各有特点：。它们

19、各有特点： 4 4管动态管动态RAMRAM：使用管子多，使芯片容量小，但器使用管子多，使芯片容量小，但器件的读出过程就是刷新过程，不用为刷新而外部另加件的读出过程就是刷新过程，不用为刷新而外部另加逻辑电路；逻辑电路； 3 3管动态管动态RAMRAM：所用管于少一点，但读所用管于少一点，但读/ /写数据线分写数据线分开，读开，读/ /写选择线也分开，要另加刷新电路；写选择线也分开，要另加刷新电路； 单管动态单管动态RAMRAM：所用器件最少，但读出信号弱，要所用器件最少，但读出信号弱，要采用灵敏度高的读出放大器来完成读出功能。采用灵敏度高的读出放大器来完成读出功能。以单管动态以单管动态RAMRA

20、M为例，其基本存储单元：如下图所示。为例，其基本存储单元：如下图所示。一个晶体管一个晶体管 一个电容一个电容存存储储单单元元(数据线数据线)(单元线单元线)12:05特点：特点：集成度高集成度高，成本低，耗电少。，成本低，耗电少。刷新和地址刷新和地址两次打入。两次打入。 由于由于DRAMDRAM是利用电容存储电荷保存信息的，电容是利用电容存储电荷保存信息的，电容通过通过MOSMOS管的栅极和源极会缓慢放电而丢失信息，必管的栅极和源极会缓慢放电而丢失信息，必须须定时对电容充电定时对电容充电，也称作，也称作刷新刷新。 为了提高集成度，减少引脚的封装数，为了提高集成度，减少引脚的封装数，DRAMDR

21、AM的地的地址线分成址线分成行地址行地址和和列地址列地址两部分，因此，在对存储器两部分，因此，在对存储器进行访问时，总是先由进行访问时，总是先由行行地址地址选通信号选通信号RASRAS把行地址把行地址送入内部设置的行地址锁存器，再由送入内部设置的行地址锁存器，再由列列地址地址选通信号选通信号CASCAS把列地址送入列地址锁存器，并由读把列地址送入列地址锁存器，并由读/ /写信号控制写信号控制数据的读出或写入。数据的读出或写入。 12:052 2动态动态RAMRAM的刷新：的刷新：刷新：刷新： 把存储单元的数据读出，经过读放大器放大之后把存储单元的数据读出，经过读放大器放大之后再写入，以保存电荷

22、上的信息。再写入，以保存电荷上的信息。原因：原因： 动态动态RAMRAM都是利用电容存储电荷的原理来保存信都是利用电容存储电荷的原理来保存信息的，由于息的，由于MOSMOS管输入阻抗很高，存储的信息可以保管输入阻抗很高，存储的信息可以保存一段时间，但时间较长时电容会逐渐放电使信息丢存一段时间，但时间较长时电容会逐渐放电使信息丢失，所以动态失，所以动态RAMRAM需要在预定的时间内不断进行刷新。需要在预定的时间内不断进行刷新。注意：注意：两次刷新的时间间隔与温度有关。两次刷新的时间间隔与温度有关。动态存储器的刷新是一行一行进行的，每刷新一动态存储器的刷新是一行一行进行的，每刷新一行的时间称为行的

23、时间称为刷新周期。刷新周期。 刷新方式有刷新方式有集中刷新方式集中刷新方式和和分散刷新方式分散刷新方式两种。两种。12:05四、高速缓冲存储器四、高速缓冲存储器CacheCache 当当CPUCPU进行第一次访问时，也把数据存到高速缓进行第一次访问时，也把数据存到高速缓存区。之后，当存区。之后，当CPUCPU再次访问这一区域时，再次访问这一区域时，CPUCPU就可以就可以直接访问高速缓存区，而不需要再去访问低速主存储直接访问高速缓存区，而不需要再去访问低速主存储器。由于高速缓存器容量远小于低速大容量主存储器，器。由于高速缓存器容量远小于低速大容量主存储器，所以它不可能包含后者的所有信息。高速缓

24、存器设计所以它不可能包含后者的所有信息。高速缓存器设计的目标就是使的目标就是使CPUCPU访问尽可能在高速缓存器中进行。访问尽可能在高速缓存器中进行。 高速缓冲存储器高速缓冲存储器CACHECACHE主要由硬件来实现，对程序员是透明主要由硬件来实现，对程序员是透明的。的。12:05特点：特点：ROMROM存储器是将程序及数据固化在芯片中，数据只存储器是将程序及数据固化在芯片中，数据只能读出，不能写入，也不会丢失，能读出，不能写入，也不会丢失，ROMROM中通常存储操作系中通常存储操作系统的程序统的程序(BIOS)(BIOS)或用户固化的程序。按信息写入方式分或用户固化的程序。按信息写入方式分4

25、 4种：种： 掩膜型掩膜型ROMROM： ROMROM中信息是在芯片制造是由厂家写入的，用户对这中信息是在芯片制造是由厂家写入的，用户对这类芯片无法进行任何修改。类芯片无法进行任何修改。(2)(2)可编程只读存储器可编程只读存储器(PROM)(PROM)： 将设计的程序固化进去后，将设计的程序固化进去后，ROMROM内容不可更改。内容不可更改。(3)(3)可擦除可编程只读存储器可擦除可编程只读存储器(EPROM) (EPROM) ： 可编程固化程序，且在程序固化后可通过紫外光照擦可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据。除，以便重新固化新数据。(4)(4)电可擦除可

26、编程只读存储器电可擦除可编程只读存储器(EEPROM)(EEPROM)： 可编程固化程序，并可利用电压来擦除芯片内容，以可编程固化程序，并可利用电压来擦除芯片内容，以重新编程固化新数据。重新编程固化新数据。5-3 只读存储器ROM一一. CPU. CPU与半导体存储器连接中的几个要点与半导体存储器连接中的几个要点 CPU CPU访问存储器的步骤访问存储器的步骤: :l读存储器时：首先在地址线上给出地址信号；然后发出相读存储器时：首先在地址线上给出地址信号；然后发出相应的读控制信号；最后将读出的数据从数据线上读入应的读控制信号；最后将读出的数据从数据线上读入CPUCPU。l写存储器时：首先在地址

27、线上给出地址信号；然后写存储器时：首先在地址线上给出地址信号；然后CPUCPU从从数据线送出待写的数据同时发出相应的写控制信号。数据线送出待写的数据同时发出相应的写控制信号。 关于存储器的连接就是将一定容量的存储器芯片按关于存储器的连接就是将一定容量的存储器芯片按规定的地址范围连接在总线上规定的地址范围连接在总线上 。 根据以上分析CPU访问存储器需要连接三组信号：即地址信号、数据信号和读写控制信号。 关于存储器的连接应考虑的问题：关于存储器的连接应考虑的问题：1.1. CPUCPU总线的负载能力；总线的负载能力；2.2. CPUCPU时序和存储器速度的配合；时序和存储器速度的配合；3.3.

28、存储器地址的分配和片选存储器地址的分配和片选4.4. 控制信号的连接控制信号的连接一一. CPU. CPU与半导体存储器连接中的几个要点（续）与半导体存储器连接中的几个要点（续）二二. . 存储器的地址选择及连接存储器的地址选择及连接存储器的地址选择分两部分：存储器的地址选择分两部分：l片间地址（访问哪一片存储器），一般由地址的高位片间地址（访问哪一片存储器），一般由地址的高位决定；决定；l片内地址（访问存储器片内的哪个单元），一般由地片内地址（访问存储器片内的哪个单元），一般由地址的低位决定。址的低位决定。 片间地址的选择方法片间地址的选择方法称为片选法，称为片选法，一般有以一般有以下三种方

29、法：下三种方法：1.1. 线性选择方式线性选择方式 （简称线选法）（简称线选法）2.2. 全地址选择方式全地址选择方式 （全地址译码方式）（全地址译码方式）3.3. 部分地址选择方式（局部地址译码方式）部分地址选择方式（局部地址译码方式）SRAM译码A0-AnD0-D7CEOEWEAB0-ABnDB0-DB7高位ABRDM/IOWRSRAM译码A0-AnD0-D7CEOEWEAB0-ABnDB0-DB7高位ABRDM/IOWRCPU高位地址线经译码后驱动高位地址线经译码后驱动SRAM的片选信号（或与的片选信号（或与M/IO#组合形成片选信号）组合形成片选信号）CPU控制线控制线RD#、WR#、

30、 M/IO#组合形成读写控制信号组合形成读写控制信号WE#、OE#。二二. . 存储器的地址选择及连接存储器的地址选择及连接 （续）（续）存储器的读写问题：存储器的读写问题：二二. . 存储器的地址选择及连接存储器的地址选择及连接 （续）（续） 若对若对ROMROM或或RAMRAM芯片进行操作首先要通过片芯片进行操作首先要通过片选信号（选信号（CSCS、CECE）选中她，否则其它信号一律）选中她，否则其它信号一律无效。无效。 用什么方法产生片选信号就是上面说的用什么方法产生片选信号就是上面说的片片间地址的选择方法间地址的选择方法称为片选法称为片选法 下面通过几个例子介绍几种片选方法，下面通过几

31、个例子介绍几种片选方法，同时通过一些特殊存储器芯片的连接来介绍一同时通过一些特殊存储器芯片的连接来介绍一般存储器的连接方法般存储器的连接方法二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 1. 1. 线性选择方式（法简称线选法）线性选择方式（法简称线选法） 若对若对ROMROM或或RAMRAM芯片进行操作首先要通过芯片进行操作首先要通过片选信号（片选信号（CSCS、CECE）选中她，否则其他信号）选中她，否则其他信号一律无效。一律无效。例例5.15.1 在在80868086系统中系统中, ,用两片用两片62646264芯片组成芯片组成16K16K* *8 8的存储器系统

32、的存储器系统. .NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615+5VWECS2A8A9A11OEA10CS1D7D6D5D4D36264或或6164引脚图引脚图 6264是是8K*8位的位的SRAM，采用采用CMOS工艺制作，工艺制作，单一单一5V电源，额定功耗电源，额定功耗200mW，典型存取时间，典型存取时间为为200ns，双列直插式封，双列直插式封装。装。62646264的接口特性的接口特性 二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 1. 1. 线性

33、选择方式线性选择方式（法简称线选法）（法简称线选法）( (续续) )62128: 16K62128: 16K8 8位位 (14(14根地址线根地址线) ) 62256: 32K 62256: 32K 8 8位位 (15(15根地址线根地址线) )WE CS1CS2OED0D7001写入写入1010读出读出00三态（高阻）三态（高阻）111062646264的的功能表功能表 二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 1. 1. 线性选择方式（法简称线选法）线性选择方式（法简称线选法）( (续续) )DBUS D0D7 ABUS A0A19 A13 M/IO# A12

34、A0CS#WE#OE#D0D7CS26264 1#A12A0CS#WE#OE#D0D7CS26264 1#RD#WR#+5V二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 1. 1. 线性选择方式（法简称线选法）线性选择方式（法简称线选法）( (续续) )地址线与地址线与M/IO#组合形成片选信号组合形成片选信号DBUS D0D7 ABUS A0A19 A13 M/IO# A12A0CS#WE#OE#D0D7CS26264 1#A12A0CS#WE#OE#D0D7CS26264 1#RD#WR#+5V二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续）

35、 1. 1. 线性选择方式（法简称线选法）线性选择方式（法简称线选法）( (续续) )CPU控制线控制线RD#、WR#、 M/IO#组合形成读写控制信号组合形成读写控制信号MEMW#、MEMR#。MEMW#MEMR#高位地址：高位地址：什么条件时什么条件时CS1#=0低位地址：低位地址：二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 1. 1. 线性选择方式（法简称线选法）线性选择方式（法简称线选法）( (续续) )二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 1. 1. 线性选择方式（法简称线选法）线性选择方式（法简称线选法）( (续续) )

36、确定存储器的地址：确定存储器的地址：二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 1. 1. 线性选择方式（法简称线选法）线性选择方式（法简称线选法）( (续续) )二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 2. 2. 全译码选择方式（全地址译码方式）全译码选择方式（全地址译码方式） 例例5.25.2 在在80868086系统中系统中, ,用两片用两片61166116芯片组成芯片组成4K4K* *8 8的的存储器系统存储器系统. .A7A6A5A4A3A2A1A0D0D1D2GND12345678910111224232221201918

37、1716151413+5VA8A9WEOEA10CSD7D6D5D4D361166116是是2K2K* *8 8位的位的SRAMSRAM，采用采用CMOSCMOS工艺制作，单工艺制作，单一一5V5V电源，额定功耗电源，额定功耗150mW150mW，典型存取时间，典型存取时间为为200ns200ns，双列直插式，双列直插式封装。封装。61166116的接口特性的接口特性 二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 2. 2.全译码选择方式（全地址译码方式）全译码选择方式（全地址译码方式）( (续续) )CEOEWE工作方式010写入001读出1*未选通6116工作方式

38、工作方式二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 2. 2.全译码选择方式（全地址译码方式）全译码选择方式（全地址译码方式）( (续续) )D0D7A0 A10WRRDM/IO#A19 A18 A17 A16 A15 A14A13A12A118086系统总线系统总线CSD0 D7 A0A10WEOEWEOECSD0 D7 A0A10CSD0 D7 A0A10WEOEGG2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7&地址线与地址线与M/IO#组组合形成片选信号合形成片选信号138138真值表真值表G G2A# G2B#C B AY7# Y6# Y5# Y

39、4# Y3# Y2# Y1# Y0#1 0 00 0 01 1 1 1 1 1 1 01 0 0 0 0 11 1 1 1 1 1 0 11 0 00 1 01 1 1 1 1 0 1 11 0 00 1 11 1 1 1 0 1 1 11 0 01 0 01 1 1 0 1 1 1 11 0 01 0 11 1 0 1 1 1 1 11 0 01 1 01 0 1 1 1 1 1 11 0 01 1 10 1 1 1 1 1 1 1其它其它 1 1 1 1 1 1 1 1二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 2. 2.全译码选择方式（全地址译码方式）全译码选

40、择方式（全地址译码方式）( (续续) )高位地址：高位地址：什么条件时什么条件时CS#=0低位地址：低位地址：二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 2. 2.全译码选择方式（全地址译码方式）全译码选择方式（全地址译码方式）( (续续) )确定存储器的地址：确定存储器的地址：二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 2. 2.全译码选择方式（全地址译码方式）全译码选择方式（全地址译码方式）( (续续) )RAM与与CPU的连接的连接根据系统存储器设计的寻址范围要求，完成存储器芯片与根据系统存储器设计的寻址范围要求，完成存储器芯片与C

41、PU总线连接。总线连接。例：用例：用6264二片，建立二片，建立08000H0BFFFH的的16K内存区内存区 AB 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 08000H 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 009FFFH 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 10A000H 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 00BFFFH 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 16264(1)6264(2)AB的连接的连接6264地址线地址线13根根存储器片内译码存储器片内译码系统片系统片选译码选译码A0A12D0D7CEWEOE6264(1)A0A12D0D7CEWEOE6264(2)ABCG2AG2BG1Y0Y1Y2Y3Y4Y5Y6Y7片选译码片选译码74LS138或A0A12D0D7A13A14A15MEMWMEMRA16A198088主控板主控板VCC二二. . 存储器的地址选择存储器的地址选择及连接及连接 （续）（续） 3. 3. 部分译码选择方式（局部地址译码方式）部分译码选择方式（局部地址译码方式） 例：例：在在8