第6章 组合逻辑电路

1、数字逻辑设计基础数字逻辑设计基础第第 6 6 章组合逻辑电路章组合逻辑电路 组合逻辑电路组合逻辑电路及特点及特点组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险MSIMSI构成的组合逻辑电路的分析与设计构成的组合逻辑电路的分析与设计常用组合逻辑电路常用组合逻辑电路组合逻辑电路的组合逻辑电路的分析和设计方法分析和设计方法本章小结本章小结主要内容主要内容本章目标本章目标 本章目标本章目标n了解全加器、译码器、编码器、数据选择了解全加器、译码器、编码器、数据选择器的器的vhdl描述；描述；n掌握掌握SSI组合逻辑电路的分析与设计方法；组合逻辑电路的分析与设计方法；n掌握常用中规模组合逻辑器件的基本结

2、构掌握常用中规模组合逻辑器件的基本结构及扩展应用；及扩展应用；n掌握基于掌握基于QuartusII的图形输入法设计仿真的图形输入法设计仿真组合逻辑电路。组合逻辑电路。关键术语：关键术语： SSI组合逻辑电路组合逻辑电路MSI组合逻辑电路组合逻辑电路6.16.1特点与功能描述特点与功能描述组合逻辑电路组合逻辑电路 电路在任一时刻的输出状态仅取决于该时刻输入信号的状态，而与电路原有状态无关 一个封装内部的逻辑门个数小于12个的集成电路一个封装内部有12100个等效逻辑门的集成电路。 1. 1.组合逻辑电路示意图组合逻辑电路示意图000111101111011()()()nnmmnFfAAAFf A

3、AAFfAAA， ， ， ，2.2.组合逻辑电路的特点与描述方法组合逻辑电路的特点与描述方法 组合逻辑电路的逻辑功能特点：组合逻辑电路的逻辑功能特点： 没有存储和记忆作用。没有存储和记忆作用。 组合逻辑电路的组成特点：组合逻辑电路的组成特点： 由门电路构成，不含存储元件，只存在从输入到由门电路构成，不含存储元件，只存在从输入到输出的通路，没有反馈回路。输出的通路，没有反馈回路。 组合逻辑电路的描述方法：组合逻辑电路的描述方法： 逻辑表达式、真值表、卡诺图和逻辑图，还可以逻辑表达式、真值表、卡诺图和逻辑图，还可以用硬件描述语言用硬件描述语言VHDL和和Verilog 来描述。来描述。主要要求：主

4、要要求：掌握掌握SSISSI组合逻辑电路组合逻辑电路分析与设计的基本方法分析与设计的基本方法。熟练掌握熟练掌握逻辑表达式、真值表、卡诺图和逻逻辑表达式、真值表、卡诺图和逻辑图辑图表示法。表示法。6.2 SSI构成构成的组的组合逻合逻辑电辑电路的路的分析分析与设与设计计 6.2.1 SSI6.2.1 SSI组合逻辑电路的基本分析方法组合逻辑电路的基本分析方法分析思路：分析思路：基本步骤：基本步骤：根据给定逻辑电路，找出输出输入间的逻辑关系，根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。从而确定电路的逻辑功能。 根据给定逻辑图根据给定逻辑图写出输出逻辑式写出输出逻辑式，并进行

5、必要的化简，并进行必要的化简列真值表列真值表分析逻辑功能分析逻辑功能 例例6-1 6-1 分析下图所示电路的逻辑功能。分析下图所示电路的逻辑功能。解：解： ( (1) )写出输出逻辑函数式写出输出逻辑函数式( (3) )分析逻辑功能分析逻辑功能( (2) )列逻辑函数真值表列逻辑函数真值表1111000YBA输输 出出输输 入入00根据同或功能可列出真值表如上表；根据同或功能可列出真值表如上表；也可先求标准与或式，然后得真值表。后也可先求标准与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之。者是分析电路的常用方法，下面介绍之。通过分析真值表通过分析真值表特点来说明功能。特点来说明功能

6、。 A、B 两个输入变量的状态相同时，输出两个输入变量的状态相同时，输出为为 1，否则输出为，否则输出为 0。因此，图示电路为同或。因此，图示电路为同或电路，实现了两个变量的同或逻辑功能。电路，实现了两个变量的同或逻辑功能。01112131FABFAFAABABFBFB ABB A423FF FAB BAABABAB4FFA BA B 例例 分析下图电路的逻辑功能。分析下图电路的逻辑功能。解：解：( (2) )列真值表列真值表( (1) )写出输出逻辑函数式写出输出逻辑函数式111011101001110010100000F2F1X BA输输 出出输输 入入0101100110100101可列

7、出真值表为可列出真值表为1FXAX AXA( (3) )分析逻辑功能分析逻辑功能电路实现了两个变量电路实现了两个变量 和和 的原码、反码转换。是一个两位数的原码、反码转换。是一个两位数码的原码、反码转换电路，其输入变量码的原码、反码转换电路，其输入变量 为转换控制信号。为转换控制信号。2FXBX BXBAB6.2.2 SSI6.2.2 SSI构成的组合逻辑电路设计构成的组合逻辑电路设计基本步骤：基本步骤： 分析设计要求并分析设计要求并列出真值表列出真值表求最简输出求最简输出逻辑式逻辑式画逻辑图。画逻辑图。 首先分析给定问题，弄清楚输入变量和输出变量是首先分析给定问题，弄清楚输入变量和输出变量是

8、哪些，并规定它们的符号与逻辑取值哪些，并规定它们的符号与逻辑取值( (即规定它们何时即规定它们何时取值取值 0 ，何时取值，何时取值1) ) 。然后分析输出变量和输入变量。然后分析输出变量和输入变量间的逻辑关系，列出真值表。间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。换为与门类型对应的最简式。 根据简化或变换后的逻辑函数表达式画出逻辑电路图。【例例6-3】某大楼电梯系统设有某大楼电梯系统设有3部电梯，为了监测电梯

9、运行情况，需要设部电梯，为了监测电梯运行情况，需要设计一个电梯运行情况监测电路，规定只要有计一个电梯运行情况监测电路，规定只要有2部以上电梯运行，则监测电路部以上电梯运行，则监测电路输出电梯系统正常工作信号，否则输出电梯系统故障信号。试用与非门和或输出电梯系统正常工作信号，否则输出电梯系统故障信号。试用与非门和或非门分别设计该电梯系统运行情况监测电路。非门分别设计该电梯系统运行情况监测电路。解：（解：（1）根据题意，输入变量用）根据题意，输入变量用A,B.C分别表示分别表示3部电梯的运行状态，输部电梯的运行状态，输出变量用出变量用F表示监测电路输出信号状态。输入变量用逻辑表示监测电路输出信号状

10、态。输入变量用逻辑1表示电梯正在运表示电梯正在运行，用逻辑行，用逻辑0表示电梯停止运行；输出变量用逻辑表示电梯停止运行；输出变量用逻辑1表示系统运行正常，用逻表示系统运行正常，用逻辑辑0表示系统运行故障。由此可列出如下所示真值表。表示系统运行故障。由此可列出如下所示真值表。FABCABCABCABCFBCACAB (4) 画逻辑图画逻辑图（2）根据真值表写出输出逻辑函数表达式）根据真值表写出输出逻辑函数表达式（3）用卡诺图进行化简。可得简化的逻辑表达式）用卡诺图进行化简。可得简化的逻辑表达式实现实现【例【例6-36-3】设计的电路可有多个不同的方案。下面介绍两种常用的方案设计的电路可有多个不同

11、的方案。下面介绍两种常用的方案。 方案一：用与非门实现方案一：用与非门实现将简化后表达式变换为与非将简化后表达式变换为与非- -与非表达式与非表达式FBCACABBC AC AB方案二：用或非门实现方案二：用或非门实现由卡诺图圈由卡诺图圈0 0，化简出最简或与式，进而变换为或非，化简出最简或与式，进而变换为或非- -或非表达式或非表达式)()()FBCACABBCACAB（解：解：(1) 根据题意列出真值表根据题意列出真值表（2 2）用卡诺图化筒）用卡诺图化筒【例【例6-4】试分别用逻辑门和】试分别用逻辑门和VHDL语言设计一个语言设计一个8421码转换成码转换成5421码的码组变换电路。码的

12、码组变换电路。(用逻辑门用逻辑门实现实现)由卡诺图化简由卡诺图化简 ( (注意无关项的使用注意无关项的使用) )可得如下逻辑函数表达式：可得如下逻辑函数表达式：3210YABCBDYADBC DYADBCCDYADABDBC D（3 3）根据逻辑函数表达式画出逻辑图）根据逻辑函数表达式画出逻辑图2用用VHDL实现实现 利用上面已推出的逻辑函数表达式，结构体采用数据流描述。其利用上面已推出的逻辑函数表达式，结构体采用数据流描述。其VHDL程程序如下：序如下： library ieee; use ieee.std_logic_1164.all;entity xiti309 is port(a,b,

13、c,d:in std_logic;y3,y2,y1,y0:out std_logic);end;architecture xiti309ar of xiti309 is begin y3=a or (b and c) or (b and d); y2=(a and d) or (b and (not c) and (not d); y1=(a and (not d) or (not b) and c) or (c and d); y0=(a and (not d) or (not a) and (not b) and d) or (b and c and (not d);end xiti309

14、ar;3210YABCBDYADBC DYADBCCDYADABDBC D* *【例例6-56-5】在只有原变量输入、没有反变量输入条件下，用最少与在只有原变量输入、没有反变量输入条件下，用最少与非门实现下列函数。非门实现下列函数。()(4 5 6 7 8 9 10 11 12 13 14)F ABCDm， ， ， ， ， ， ，FABABBCAD由式画出的逻辑电路如由式画出的逻辑电路如下下图图所示所示（2 2）对简化式做如下变换）对简化式做如下变换: :FABABBCAD 利用多余项定理利用多余项定理，ABACBCABAC添加多余项（生成项）添加多余项（生成项） ABADABADBDABBC

15、ABBCACFABABADBCBDAC原式变为原式变为()()FA BCDB ACDABCDB ACDAABCDB ABCD合并尾部因子合并尾部因子FAABCDB ABCDAABCD B ABCD变为与非变为与非-与非式与非式画逻电路辑图画逻电路辑图6.3 常用组合逻辑电路常用组合逻辑电路6.3.1加法器加法器半加器：半加器：只考虑本位两个二进制数相加，而不考虑来自低只考虑本位两个二进制数相加，而不考虑来自低 位进位数相加的运算电路。位进位数相加的运算电路。 全加器：全加器：除考虑本位两个二进制数相加外，还考虑来自低除考虑本位两个二进制数相加外，还考虑来自低 位进位数相加的运算电路。位进位数相

16、加的运算电路。 串行进位：串行进位：电路进行二进制加法运算时，各全加器由低位电路进行二进制加法运算时，各全加器由低位 到高位逐位传递进位信号。到高位逐位传递进位信号。 超前进位：超前进位：电路进行二进制加法运算时，通过快速进位电电路进行二进制加法运算时，通过快速进位电 路几乎同时产生进位信号。路几乎同时产生进位信号。 1.1.半加器半加器（加法器基本单元）加法器基本单元）半加器半加器 Half Adder，简称，简称 HA。它只将两个。它只将两个 1 位位二进制数相加，而不考虑低位来的进位。二进制数相加，而不考虑低位来的进位。1011010101100000CSBA输输 出出输输 入入ABSC

17、COSAB ABABCABSCAB全加器全加器Full Adder，简称，简称FA。能将本位的两个。能将本位的两个二进制数和相邻低位来的进位数进行相加。二进制数和相邻低位来的进位数进行相加。1111110011101010100110110010100110000000Ci+1SiCiBiAi输输 出出输入输入AiBiSiCiCOCICi-1iiiiSABC+1()iiiiiiCAB CA B 用用VHDLVHDL描述一位全加器描述一位全加器nlibrary ieee;nuse ieee.std_logic_1164.all;nentity adder isn port (ai, bi, ci

18、 : in std_logic; n si, co : out std_logic); nend adder;narchitecture adder of adder is nbeginnsi= ai xor bi xor ci;nco=(ai and bi) or (ci and (ai xor bi);nend adder;3. 加法器加法器 实现多位加法运算的电路实现多位加法运算的电路其低位进位输出端依次连至相邻其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等端接地。因此，高位数的相加必须等到低位运算完成后才能进

19、行，这种进到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。位方式称为串行进位。运算速度较慢。其进位数直接由加数、被加数其进位数直接由加数、被加数和最低位进位数形成。各位运算并和最低位进位数形成。各位运算并行进行。运算速度快。行进行。运算速度快。串行进位加法器串行进位加法器超前进位加法器超前进位加法器(2) 超前进位加法器超前进位加法器 74LS283相加结果读数相加结果读数为为 COS3S2S1S0 4 位二进制加位二进制加数数 B 输入端输入端 4 位二进制加位二进制加数数 A 输入端输入端低位片进位输入端低位片进位输入端本位和输出端本位和输出端向高位片的向高位片的进位输出

20、进位输出A0A1A2A3B0B1B2B3CICOS0S1S2S374LS283逻辑功能示意图逻辑功能示意图100000211111322222433333()()()()()()()()CCA BABCCA BABCCA BABCCA BAB1()()()iiiiiiiiiiiCCA BABA BCAB0000111122223333SABCSABCSABCSABC各进位表达式各进位表达式各位和数表达式各位和数表达式应用实例应用实例1 由四位超前进位加法器由四位超前进位加法器74LS283和异或门和异或门74LS86组成的组成的可控的四位并行二进制加法减法运算电路。可控的四位并行二进制加法减法

21、运算电路。 当当 的时候，的时候， 以反变量形式以反变量形式 输入到并行加法器，输入到并行加法器，进位输入端进位输入端 ,这样加法器完这样加法器完成成 ， 为为 的补码，的补码，运算结果为运算结果为 。 当当 的时候，的时候， 以原变量形式输入到并行加法器，以原变量形式输入到并行加法器，进位输入端进位输入端 ，运算结果，运算结果为为 。该电路可以对。该电路可以对4位有符位有符号或无符号二进制数作加减运算。号或无符号二进制数作加减运算。/1ADD SUB B1CI (1)AB()AB/0ADD SUB (1)BBB0CI ()AB6.3.2编码器编码器 主要要求：主要要求： 理解编码的概念。理解

22、编码的概念。 理解常用编码器的类型、逻辑功能和使用方法。理解常用编码器的类型、逻辑功能和使用方法。编码器的概念与类型编码器的概念与类型 编码编码 将具有特定含义的信息编将具有特定含义的信息编成相应二进制代码的过程。成相应二进制代码的过程。 实现编码功能的电路实现编码功能的电路 编码器编码器( (即即Encoder) ) 被编被编信号信号 二进制二进制代码代码 编编码码器器 如：如：8421BCD码中用码中用1000表示数字表示数字8如：如：ASCII码中用码中用100 0001表示字母表示字母A等等编码器的逻辑功能：能将每一组输入信息变换为相应二进制的代码输出。编码器的逻辑功能：能将每一组输入

23、信息变换为相应二进制的代码输出。如如4线线-2线编码器：将输入的线编码器：将输入的4个状态分别编成个状态分别编成4个个2位二进制数码输出；位二进制数码输出；如如8-3编码器：将输入的编码器：将输入的8个状态分别编成个状态分别编成8个个3位二进制数码输出；位二进制数码输出；如如BCD编码器：将编码器：将10个输入分别编成个输入分别编成10个个4位位8421BCD码输出。码输出。编码器编码器 二二进进制制普普通通编编码码器器 二二- -十十进进制制普普通通编编码码器器 优优先先编编码码器器 任何时候只任何时候只允许一个编允许一个编码输入信号有效码输入信号有效，否则，否则输出就会发生混乱。输出就会发

24、生混乱。允许同时输入两个以上的有效编码信号。当同允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的预先设定的优先级别，只对其中优先权最高的一个进行编码。一个进行编码。思考思考：n位二进制代码可以表示多少多少个信号？对m个信号编码时，应如何确定位数n？编码原则编码原则：n位二进制代码可以表示2n个信号，则对m个信号编码时，应由2n m来确定位数n。例：对101个个键盘编码时，采用了7位二进制代码ASC码。27128101。输入：八个病房呼叫请求输出：对病房编码引例：一个三位二进制普通编码

25、器引例：一个三位二进制普通编码器输入：八个信号（对象）I0I7 （二值量）输出：三位二进制代码Y2Y1Y0称8线3线编码器I1I2I3I4I5I6I7Y0Y1Y23 位二进制位二进制编码器编码器用用 n 位二进制数码对位二进制数码对 2n 个个输入信号进行编码的电路。输入信号进行编码的电路。 由图可写出编码器由图可写出编码器的输出逻辑函数为的输出逻辑函数为由上式可列出真值表为由上式可列出真值表为原原码码输输出出Y0=A1A3A5A7Y2=A4A5A6A7Y1=A2A3A6A7I0省略不画省略不画 8 个需要编码个需要编码的输入信号的输入信号输出输出 3 位位二进制码二进制码A1A2A3A4A5

26、A6A7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2A7A6A5A4A3A2A1A0输输 出出输输 入入被编信号高电平有效。被编信号高电平有效。 8 线线 3 线编码器线编码器1.1.二进制普通编码器二进制普通编码器I1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD 码编码器码编码器将将 0 9 十个十十个十进制数转换为二进制进制数转换为二进制代码的电路。又称代码的电路。又称十十进制编码器进制编码器。 I0省略不画省略不画输

27、出输出 4 位位二进制代码二进制代码原码输出原码输出A1A2A3A4A5A6A7Y0Y1Y2A8A9Y310011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3A9A8A7A6A5A4A3A2A1A0输出输出输入输入10 线线 4 线线编码器编码器被编信号被编信号高电平有效高电平有效2. 2. 二十进制普通编码器二十进制普通编码器该电路存在的问题：该电路存在

28、的问题：当所有的输入都为当所有的输入都为0时，电时，电路的输出路的输出Y2Y1Y0 = ？Y2Y1Y0 = 000和真值表中第一行的输出编和真值表中第一行的输出编码相同，无法区分是哪个输码相同，无法区分是哪个输入信号的编码。入信号的编码。普通编码器不能同时输入普通编码器不能同时输入两个以上的有效编码信号两个以上的有效编码信号A1A2A3A4A5A6A7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2A7A6A5A4A3A2A1A0输输 出出输输

29、 入入 3. 优先编码器优先编码器 优先编码器的提出：优先编码器的提出： 如果有两个或更多输如果有两个或更多输入信号有效，将会出现入信号有效，将会出现输出混乱。输出混乱。 必须根据轻重缓急，规定好这些外设允许操作的先必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。后次序，即优先级别。 识别多个编码请求信号的优先级别，并进行相应编识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。码的逻辑部件称为优先编码器。3.3.优先编码器优先编码器 ( (即即 Priority Priority EncoderEncoder) ) 允许同时输入数个编码信号，并只对其中允许

30、同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。优先权最高的信号进行编码输出的电路。 （1）列出功能表）列出功能表输 入输 出I0I1I2I3Y1Y010000010001101011133210IIIIY3321IIIY高高低低（2）写出逻辑表达式）写出逻辑表达式（3）画出逻辑电路（略）画出逻辑电路（略）4 线线2 线优先编码器（设计）线优先编码器（设计）CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二二 - - 十进制优先编码器十进制优先编码器 74LS147I9 = 1，I8 = 0 时时，不论不论 I0 I7 为为 0 还是还是 1，电路只，

31、电路只对对 I8 进行编进行编码，输出反码码，输出反码 0111。反码输出反码输出被编信号输入，被编信号输入，( (省省略了略了 I0) )，低电平有效。，低电平有效。0111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3A9A8A7A6A5A4A3A2A1输出输出输入输入 I9 = 0 时时，不论其他，不论其他 Ii 为为 0 还是还是 1，电路只，电路只对对 I9 进行进行编码编码，输出，输出 Y3Y2Y1Y0 = 0110，为反码，其原码为

32、，为反码，其原码为 1001。111010011001111111111111无编码请求无编码请求Y3Y2Y1Y0=1111依依次次类类推推74LS147A8A1A2A3A4A5A6A7Y0Y1Y2Y3A9被编信号优先级别从高到低被编信号优先级别从高到低依次为依次为 A9、A8、A7、A6、A5、 A4、A3、A2、A1、A0，输入输出，输入输出信号均为低电平有效。信号均为低电平有效。3.3.优先编码器优先编码器 ( (即即 Priority Priority EncoderEncoder) ) 允许同时输入数个编码信号，并只对其中允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输

33、出的电路。优先权最高的信号进行编码输出的电路。 I0 I1 I2 I3 I4 I5 I6 I7 EO 74148 EI A0 A1 A2 GS 123456789101112131415164567EIA2A1GNDVCCEOGS3210A0引脚引脚图图示意框图示意框图优先编码器优先编码器74148的示意框图、引脚图的示意框图、引脚图1个使能输个使能输入端入端EI1个编码器工作状个编码器工作状态标志，态标志，输出扩输出扩展端展端 1个输出使能个输出使能标志标志集成编码器弄清楚输入输出使能端和编码器工作状态GS = 0表示表示“电路工作，而电路工作，而且有编码输入且有编码输入 IE=0时，时，允

34、许编码允许编码 优先编码器74148的逻辑功能表 输 入 输 出 EI01234567A2A1A0GSEOHHHHHHLHHHHHHHHHHHHLLLLLLLHLLHLLHLHLLHHLHLLHLLHHHLHHLHLLHHHHHLLLHLLHHHHHHLHLHLLHHHHHHHHLLHLLHHHHHHHHHHLHEI=1，电路不工作，电路不工作，GS = EO =1， A2 A1 A0 =111 EI=0，电路工作，无有效低电平输入，电路工作，无有效低电平输入， A2 A1 A0 =111， GS = 1，EO=0 ；EI=0，电路工作，输入，电路工作，输入07分别有低电平输入时，分别有低电平

35、输入时，A2 A1 A0为为07的编码输出，的编码输出，GS =0 ， EO =1。 输入低电平有效，反码输出集成电路编码器集成电路编码器74148的应用的应用 例例 用二片用二片74148构成构成16位输入、位输入、4位二进制码输出的优先编位二进制码输出的优先编码器如图所示，试分析其工作原理。码器如图所示，试分析其工作原理。 I0 I1 I2 I3 I4 I5 I6 I7 I8I9 I10 I11 I12 I13 I14 I15 EO EI 74148() 74148() A0 A1 A2 A0 A1 A2 GS GS2 GS1 GS &A &B & C& G

36、S D EI2 EO2 EO1 EI1 111 I0 I1 I2 I3 I4 I5 I6 I7 I8I9 I10 I11 I12 I13 I14 I15 EO EI 74148() 74148() A0 A1 A2 A0 A1 A2 GS GS2 GS1 GS &A &B & C& GS D EI2 EO2 EO1 EI1 10有编码请求有编码请求1I8 I15 I0 I1 I2 I3 I4 I5 I6 I7 I8I9 I10 I11 I12 I13 I14 I15 EO EI 74148() 74148() A0 A1 A2 A0 A1 A2 GS GS2 G

37、S1 GS &A &B & C& GS D EI2 EO2 EO1 EI1 0无编码请求无编码请求00I0 I7 16-4优先编码器真值表优先编码器真值表 解：解： 用用VHDLVHDL描述描述4 4线线-2-2线优先编码器线优先编码器library ieee;use ieee.std_logic_1164.all; entity encoder is port(a:in std_logic_vector(3 downto 0); y:out std_logic_vector(1 downto 0); eo:out std_logic);end encoder;

38、architecture encoderp of encoder is begin process(a) begin if a(3)=1 then y=11; eo=1; elsif a(2)=1 then y=10; eo=1; elsif a(1)=1 then y=01; eo=1; elsif a(0)=1 then y=00; eo=1; elsif a=0000 then y=00; eooutpoutpoutpoutpoutpoutpoutpoutpoutpled7 led7 led7 led7 led7 led7 led7 led7 led7 led7 led7 =000000

39、0; -不显示 end case; end process;end behv;应用实例应用实例3 3【例【例6-16】 水箱水位监测显示电路设计水箱水位监测显示电路设计 已知一个水箱高已知一个水箱高10米，为了监测水箱水位的变化情米，为了监测水箱水位的变化情况，试设计一个水箱中水面高度监测显示电路。显示分辨率况，试设计一个水箱中水面高度监测显示电路。显示分辨率以整数米（以整数米（m）为单位。）为单位。编码和译码的对应转换真值表编码和译码的对应转换真值表水箱水位监测显示电路原理水箱水位监测显示电路原理图图1T9T 图中图中 为水箱水位监测探头，其给出的数据作为优为水箱水位监测探头，其给出的数据作

40、为优先编码器的输入，优先编码器的输出经非门反相后送给七段显先编码器的输入，优先编码器的输出经非门反相后送给七段显示译码器，译码器输出直接驱动数码管显示水位高度。示译码器，译码器输出直接驱动数码管显示水位高度。【例例】用一片用一片74LS48和一片和一片74LS138实现八位数码管的八位十进制数显示。实现八位数码管的八位十进制数显示。 A B C DS0S1S2显示数据位选信号用用74LS48和和74LS138实现八位十进制数动态扫描显示实现八位十进制数动态扫描显示 解：解： CD4511CD4511是一个是一个BCDBCD码七段译码器，并兼有驱动功能，内部没有限流电阻，码七段译码器，并兼有驱动

41、功能，内部没有限流电阻，与数码管相连接时，需要在每段输出接上限流电阻，引脚排列见下图与数码管相连接时，需要在每段输出接上限流电阻，引脚排列见下图 BILT十进制或功能输 入输 出字型LED C B Aa b c d e f g0123456789000000000011111111110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1

42、10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 0 1 1消 隐锁 定灯 测 试1110 010 0 0 0 0 0 0锁定在上一个LE=01 1 1 1 1 1 1 数据分配器数据分配器: : 根据地址码的要求，将一路数据根据地址码的要求，将一路数据 分配到指定输出通道上去的电路。分配到指定输出通道上去的电路。Demultiplexer，简称简称DMUXY0DY1Y2Y34 路数据分配器工作示意图路数据分配器工作示意图A1A0一路输入一路输入多路输出多路输出地址码输入地址码输入10Y1 = DD6.3.4 数据分配器数据分配器010110210

43、010YDA AYDA AYDA AYDA A6.3.4 数据分配器数据分配器输输 入入输输 出出A1A0Y3Y2Y1Y000110101111D11D11D11D1111路路-4路数据分配器真值表路数据分配器真值表 用用74LS138构成构成1路路-8路数据分配器电路路数据分配器电路 VCC3:8 DECODERABG1CG2ANG2BNY0NY1NY2NY3NY4NY5NY6NY7N74138instGND数据输入数据输入地址选择地址选择D 数据输出数据输出Y 数据分配器可由带使能输入端的二进制译码器来实现。如将译码器的使能数据分配器可由带使能输入端的二进制译码器来实现。如将译码器的使能端

44、端G2BN作为数据输入端，二进制代码输入端作为数据输入端，二进制代码输入端C、B、A作为地址输入端使用作为地址输入端使用用用VHDL语言描述语言描述1分分4路数据分配器路数据分配器library ieee;use ieee.std_logic_1164.all;entity mux4t1 is port ( s1, s2:in std_logic; datain:in std_logic; a, b, c, d:out std_logic);end mux4t1;architecture one of mux4t1 issignal s:std_logic_vector( 1 downto 0

45、 );signal dataout:std_logic_vector( 3 downto 0 );begin s dataout dataout dataout dataout dataout = zzzz;end case;end process;a=dataout(0);b=dataout(1);c=dataout(2);d=dataout(3);end architecture one; 下下图是用图是用3线线-8线译码器线译码器74LS138构成的构成的1路路-8路反码路反码或原码输出的数据分配器。图（或原码输出的数据分配器。图（a）是反码输出的数据分）是反码输出的数据分配器，图（配器

46、，图（b）是原码输出的数据分配器，）是原码输出的数据分配器，图（图（b）图（图（a） 数据分配器可由带使能输入端的二进制译码器来实现。数据分配器可由带使能输入端的二进制译码器来实现。主要要求：主要要求：理解数据选择器和数据分配器的作用。理解数据选择器和数据分配器的作用。理解常用理解常用数据选择器的逻辑功能及其使用数据选择器的逻辑功能及其使用。掌握用掌握用数据选择器实现组合逻辑电路数据选择器实现组合逻辑电路的方法。的方法。6.3.56.3.5数据选择器数据选择器D0YD1D2D34 选选 1 数据选择器工作示意图数据选择器工作示意图A1A01.1.数据选择器数据选择器数据选择器数据选择器: :

47、根据地址码的要求，从多路输入信号中根据地址码的要求，从多路输入信号中 选择其中一路输出的电路选择其中一路输出的电路. .又称多路选择器又称多路选择器( (Multiplexer，简称，简称MUX) )或多路开关。或多路开关。多路输入多路输入一路输出一路输出地址码输入地址码输入10Y=D1D1常用常用 2 选选 1、4 选选 1、8 选选 1和和 16 选选 1 等数据选择器。等数据选择器。 数据选择器的输入信号个数数据选择器的输入信号个数 N 与地址与地址码个数码个数 n 的关系为的关系为 N = 2n输输 入入输输 出出A1A0GNY00110101100000D0D1D2D3四选一数据选择

48、器真值表四选一数据选择器真值表 30013012011010iiimDAADAADAADAADYY四选一数据选择器D0D1D2D3 A1 A0四选一数据选择器逻辑符号四选一数据选择器逻辑符号 用用VHDL语言描述语言描述4选选1数据选择器数据选择器library ieee;use ieee.std_logic_1164.all;entity mux41 is port (inp: in std_logic_vector(3 downto 0); a,b:in std_logic; y:out std_logic);end entity mux41;architecture art of mux

49、41 is signal sel:std_logic_vector(1 downto 0); Begin sel=b&a; process(inp,sel) is begin if (sel=00) then y=inp(0); elsif (sel=01) then y=inp(1); elsif (sel=10) then y=inp(2); else yB)Y(AB)Y(A=B)00001010101010011001ABAABABBY(AB) BAABBABAYBABAYBAAAY=+=)=(=)( 2.2.多位数值比较器多位数值比较器可利用可利用 1 位数值比较器构成位数值比

50、较器构成比较原理：从最高位开始逐步向低位进行比较。比较原理：从最高位开始逐步向低位进行比较。例如例如 比较比较 A = A3A2A1A0 和和 B = B3B2B1B0 的大小：的大小： 若若 A3 B3，则，则 A B；若；若 A3 B3，则，则 A B2，则，则 A B；若；若 A2 B2，则，则 A B；若；若 A2 = B2，则再去比较更低位。，则再去比较更低位。 依次类推，直至最低位比较结束。依次类推，直至最低位比较结束。 图为图为4位数值比较器位数值比较器74LS85的逻辑能示意图，图中的逻辑能示意图，图中 和和 为两组相比较的为两组相比较的4位二进制数的位二进制数的输入端输入端

51、， 和和 为级联输入端为级联输入端， 和和 为比较结果输出端。为比较结果输出端。3210AAAA、3210BBBB、()()A BA BII、()A BI()()A BA BFF,74LS85的逻辑的逻辑符号符号图图74LS85的功能表的功能表应用实例应用实例6 【例例6-216-21】两路数字温度监测比较电路两路数字温度监测比较电路 当当A 路监测到的温度高于路监测到的温度高于B 路监测到的温度时绿灯亮，当路监测到的温度时绿灯亮，当A 路监测到的路监测到的温度低于温度低于 B路监测到的温度时红灯亮，两路监测到的温度相等黄灯亮。路监测到的温度时红灯亮，两路监测到的温度相等黄灯亮。主要要求：主要

52、要求： 掌握常用掌握常用MSI组合逻辑电路的设计与分析。组合逻辑电路的设计与分析。6.4 6.4 采用采用MSIMSI的组合逻辑电路的分析与设计的组合逻辑电路的分析与设计掌握掌握MSI组合逻辑电路设计的比较法、扩展法组合逻辑电路设计的比较法、扩展法和降维图法。和降维图法。6.4.1中规模集成器件构成的组合电路的设计中规模集成器件构成的组合电路的设计基本步骤基本步骤根据题意列真值表；根据题意列真值表； (2) (2) 由真值表写逻辑函数表达式，将要实现的逻辑函数表达式变换成由真值表写逻辑函数表达式，将要实现的逻辑函数表达式变换成与所用中规模集成器件逻辑函数表达式相似的形式，比较逻辑函数表与所用中

53、规模集成器件逻辑函数表达式相似的形式，比较逻辑函数表达式（比较法）；逻辑函数比较可能出现下列几种情况：达式（比较法）；逻辑函数比较可能出现下列几种情况： 若要实现的组合逻辑函数表达式与某种中规模集成器件的逻若要实现的组合逻辑函数表达式与某种中规模集成器件的逻辑函数表达式形式上完全一致，则可选用该种器件实现设计；辑函数表达式形式上完全一致，则可选用该种器件实现设计； 若要实现的组合逻辑函数表达式是某种中规模集成器件的逻若要实现的组合逻辑函数表达式是某种中规模集成器件的逻辑函数表达式的一部分，则只需对器件多余的输入端作适当处理辑函数表达式的一部分，则只需对器件多余的输入端作适当处理(接接1或接或接

54、0)即可。即可。 若要实现的组合逻辑函数的变量比某种中规模集成器件的输若要实现的组合逻辑函数的变量比某种中规模集成器件的输入变量多，则可通过扩展法或降维的方法来实现设计。入变量多，则可通过扩展法或降维的方法来实现设计。(3) (3) 根据比较结果，画出逻辑电路图。根据比较结果，画出逻辑电路图。1 1用具有用具有n n 个地址输入端的中规模集成器件实现个地址输入端的中规模集成器件实现 n n变量逻辑函数变量逻辑函数（1）用译码器设计组合逻辑电路）用译码器设计组合逻辑电路 由于二进制译码器的输出端能提供输入变量的全部由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为

55、最小项之和的最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻标准式，因此用二进制译码器和门电路可实现任何组合逻辑函数。辑函数。 当译码器输出低电平有效时，选用与非门；当译码器输出低电平有效时，选用与非门； 当译码器输出高电平有效时，选用或门当译码器输出高电平有效时，选用或门。【例【例6-22】 试用试用3线线-8线译码器线译码器74LS138和门电路实现和门电路实现下列多输出逻辑函数：下列多输出逻辑函数：123FACABCABCFABCABCBCFAABC解：解： 将将13FF化为最小项之和形式化为最小项之和形式134562134733457

56、6FACABCABCABCABCABCABCmmmmFABCABCBCABCABCABCABCmmmmFAABCABCABCABCABCABCmmmmm210AAABAC，07mmiY 令令，将，将用译码器的输出用译码器的输出表示，因此有表示，因此有 13456345621347134733456734567Fm m m mY Y Y YFm m m mY Y Y YFm m m m mY Y Y Y Y 根据上式式可画出根据上式式可画出13FF的逻辑电路图。的逻辑电路图。（2 2）用数据选择器实现组合逻辑函数）用数据选择器实现组合逻辑函数 由于数据选择器在输入数据全部为由于数据选择器在输入数

57、据全部为 1 时，输出为时，输出为地址输入变量全体最小项的和。地址输入变量全体最小项的和。 例如例如 4 选选 1 数据选择器的输出数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 当当 D0 = D1 = D2 = D3 = 1 时，时，Y = m0 + m1+ m2 + m3 。 当当 D0 D3 为为 0、1 的不同组合时，的不同组合时，Y 可输出不同的可输出不同的 最小项表达式。最小项表达式。而任何一个逻辑函数都可表示成最小项表达式，而任何一个逻辑函数都可表示成最小项表达式，当逻辑函数的变量个数和数据选择器的地址当逻辑函数的变量个数和数据选择器的地址输入变

58、量个数相同时，可直接输入变量个数相同时，可直接将逻辑函数输入变将逻辑函数输入变量有序地接数据选择器的地址输入端。量有序地接数据选择器的地址输入端。因此因此用数据选择器可实现任何组合逻辑函数用数据选择器可实现任何组合逻辑函数。 CT74LS151 有有 A2、A1 、A0 三个地址输入端，三个地址输入端，正好用以输入三变量正好用以输入三变量 A、B、C 。 例例 试用数据选择器实现函数试用数据选择器实现函数 Y = AB + AC + BC 。该题可用代数法或卡诺图法求解。该题可用代数法或卡诺图法求解。Y为三变量函数为三变量函数 ，故选用故选用 8 选选 1 数据选择器，现数据选择器，现选用选用

59、 74LS151。代代 数数 法法 求求 解解解：解：( (2) )写出逻辑函数的写出逻辑函数的最小项表达式最小项表达式Y = AB + AC + BC = ABC + ABC + ABC + ABC( (3) ) 写出数据选择器的输出表达式写出数据选择器的输出表达式Y= A2A1A0D0 + A2A1A0D1 + A2A1A0D2 + A2A1A0D3 + A2A1A0D4 + A2A1A0D5 + A2A1A0D6 + A2A1A0D7( (4) )比较比较 Y 和和 Y两式中最小项的对应关系两式中最小项的对应关系( (1) )选择数据选择器选择数据选择器令令 A = A2 ，B = A1

60、 ，C = A0 则则 Y= ABCD0 + ABCD1 + ABCD2 + ABCD3 + ABCD4 + ABCD5 + ABCD6 + ABCD7ABCABCABCABCABCABCABCABC+ 为使为使 Y = Y，应令，应令D0 = D1 = D2 = D4= 0D3 = D5 = D6 = D7 = 1( (5) )画连线图画连线图74LS151A2A1A0D0D7D6D5D4D3D2D1STYYYABC1即可得输出函数即可得输出函数D0D2D1D4D7D6D5D31( (1) )选择数据选择器选择数据选择器选用选用 74LS151( (2) )画出画出 Y 和数据选择器输出和数据选择器输出 Y 的卡诺图的卡诺图( (3) )比较逻辑函数比较逻辑函数 Y 和和 Y 的卡诺