Verilog示例教程_第1页
Verilog示例教程_第2页
Verilog示例教程_第3页
Verilog示例教程_第4页
Verilog示例教程_第5页
已阅读5页，还剩34页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、设计示例一 clrdqclkclrdqclkclrdqclkq0d0clrdqclkd3d2q2q3q1d1clrbclkf4f3f2f1四位寄存器电路结构图 设计示例三 （续）设计示例四（续）用D触发器构成T触发器module FullAdder (A, B, Cin, SUM, Cout);input A, B, Cin;output SUM, Cout;assign SUM = A B Cin;assign Cout = (A & B) | (A & Cin) | (B & Cin);endmodule module ADDER4BIT ( Ain, Bin, SUM, OVF);inp

2、ut 3:0 Ain, Bin;output 3:0 SUM;wire 2:0 CY;output OVF; FullAdder U0 (Ain0, Bin0, 0, SUM0, CY0); FullAdder U1 (Ain1, Bin1, CY0, SUM1, CY1); FullAdder U2 (Ain2, Bin2, CY1, SUM2, CY2); FullAdder U3 (Ain3, Bin3, CY2, SUM3, OVF);endmoduletimescale1ns/1nsmodule ADDER4BIT_TEST;reg3:0Ain, Bin;wire3:0SUMOUT;

3、wireOVF;ADDER4BIT m ( Ain, Bin, SUMOUT, OVF );initial beginAin = 4b0000; Bin= 4b0000;#100Ain = 4b0111; Bin= 4b0101; #100 .#100Ain = 4b0000; Bin= 4b0000;#100$stop;endendmodule define plus 3d0 /操作码的宏定义操作码的宏定义define minus 3d1define band 3d2define bor 3d3define unegate 3d4 module alu (out,opcode,a,b); o

4、utput 7:0 out; input 2:0 opcode; input 7:0 a,b; reg 7:0 out; timescale 1ns/1nsmodule t;wire 7:0 result;reg 2:0 opc;reg 7:0 ain, bin;reg clk; initial begin clk = 0; ain=0; bin=3; opc=0; end always #20 clk = clk; always (posedge clk) begin ain = ain +1; bin = bin+2; opc=$random%8; endM11/01/01/01/0/主状态机：产生控制信号，根据主状态机：

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论