第三章 集成逻辑门_第1页
第三章 集成逻辑门_第2页
第三章 集成逻辑门_第3页
第三章 集成逻辑门_第4页
第三章 集成逻辑门_第5页
已阅读5页,还剩65页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、1重大通信重大通信学院学院何伟何伟第三章第三章 集成逻辑门集成逻辑门 主要内容主要内容 3.1 晶体管的开关特性晶体管的开关特性 3.2 TTL集成逻辑门集成逻辑门 3.3 ECL集成逻辑门与集成逻辑门与I2L电路电路 3.4 MOS逻辑门逻辑门 3.5 CMOS电路电路2重大通信重大通信学院学院何伟何伟3.1 晶体管的开关特性晶体管的开关特性3二极管开关应用电路二极管开关应用电路(1)限幅电路。)限幅电路。A串联下限限幅器串联下限限幅器工作原理:工作原理: 当当VI VREF1时,时,D ,VOVI 当当VI VREF1时,时,D,VOVREF1功能:功能: 将输入波形中瞬时电位低于将输入波

2、形中瞬时电位低于VREF1的部的部分波形抑制掉,而将瞬时波形高于分波形抑制掉,而将瞬时波形高于VREF1的的部分波形传送到输出端。部分波形传送到输出端。注意:注意:如果将如果将D反接,就是限幅电平为反接,就是限幅电平为VREF1的上限限幅器。的上限限幅器。 3重大通信重大通信学院学院何伟何伟3.1 晶体管的开关特性晶体管的开关特性B二极管串联双向限幅器二极管串联双向限幅器 4重大通信重大通信学院学院何伟何伟3.1 晶体管的开关特性晶体管的开关特性C二极管并联下限限幅器二极管并联下限限幅器 注意注意: 串联限幅器是利用串联限幅器是利用D的截止实现限幅,的截止实现限幅,导通实现信号传送的,其特点是

3、导通实现信号传送的,其特点是VO与与VI有一有一定差异定差异0.60.7V,但,但VO有较强的驱动力。有较强的驱动力。 并联限幅器是利用并联限幅器是利用D的导通实现限幅的,的导通实现限幅的,截止实现信号传送的,其特点是当截止实现信号传送的,其特点是当RL很大时很大时VOVI,驱动能力弱。,驱动能力弱。 如果将如果将D反接,就是限幅电平为反接,就是限幅电平为VREF1的的上限限幅器。上限限幅器。 5重大通信重大通信学院学院何伟何伟3.1 晶体管的开关特性晶体管的开关特性D D二极管并联双向限幅器二极管并联双向限幅器 6重大通信重大通信学院学院何伟何伟3.1 晶体管的开关特性晶体管的开关特性3二极

4、管开关应用电路二极管开关应用电路(2)钳位电路钳位电路 钳位:钳位:将脉冲波形的顶部或底部钳定在某一将脉冲波形的顶部或底部钳定在某一电平上。电平上。注意:注意:要改变钳位电平,可在要改变钳位电平,可在D D支路中串接支路中串接电源电源V VREFREF 如图如图3-1-10 3-1-10 7重大通信重大通信学院学院何伟何伟3.1 晶体管的开关特性晶体管的开关特性3.1.2 晶体三极管开关特性晶体三极管开关特性 1T稳态开关特性稳态开关特性 (1 1)截止区)截止区( (条件:条件:V VI IVVthth) ) V VB BVVE E+V+Vthth,V VB BVVVthth且且V VI I

5、 V Vthth) ) V VB BVVE E+V+Vthth,V VB BVVVthth) V VB BVVE E+V+Vthth,V VB BVVC C i iB BIIBSBS=(V=(VCCCC-V-VCESCES)/ R)/ RC C V VO O=V=VCESCES00 i iC C= (V= (VCCCC-V-VCESCES)/R)/RC C V VCCCC/R/RC C T T定义:定义:S=iS=iB B/I/IBSBS为饱和系数为饱和系数 8重大通信重大通信学院学院何伟何伟3.1 晶体管的开关特性晶体管的开关特性3.1.2 晶体三极管开关特性晶体三极管开关特性 2 2T T

6、瞬态开关特性瞬态开关特性 T T在脉冲波形的作在脉冲波形的作用下,也存在电荷的用下,也存在电荷的累积和消失累积和消失, ,该过程类该过程类似电容的充放电似电容的充放电, ,所以所以需要时间。需要时间。 延迟时间延迟时间t td d:从正跳:从正跳沿至沿至i iC C上升到上升到0.1I0.1ICSCS的的时间。时间。 上升时间上升时间t tr r:i iC C从从0.1I0.1ICSCS到到0.9I0.9ICSCS所需的所需的时间。时间。 存储时间存储时间t ts s:从负跳:从负跳沿 开 始 到沿 开 始 到 i iC C下 降 到下 降 到0.9I0.9ICSCS的时间。的时间。 下降时间

7、下降时间t tf f:i iC C从从0.9I0.9ICSCS下降至下降至0.1I0.1ICSCS所所需的时间。需的时间。 9重大通信重大通信学院学院何伟何伟第三章第三章 集成逻辑门集成逻辑门 主要内容主要内容 3.1 晶体管的开关特性晶体管的开关特性 3.2 TTL集成逻辑门集成逻辑门 3.3 ECL集成逻辑门与集成逻辑门与I2L电路电路 3.4 MOS逻辑门逻辑门 3.5 CMOS电路电路10重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门11重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门VB1VB2ABC12重大通信重大通信学院学院何伟何伟VB1VB

8、2ABC3.2 TTL集成逻辑门集成逻辑门工作原理:工作原理:(1 1)任一)任一A A、B B、C=VC=VILIL=0.3V=0.3VV VB1B1=0.3+0.7=1.0vT=0.3+0.7=1.0vT2 2TT1 1VVces1ces1=0.1V=0.1V V VB2B2=V=VILIL+V+Vces1ces1=0.4vT=0.4vT2 2T T4 4T T3 3 VVO O=V=VOHOH V VO O=V=VCCCCV VR2R2V VBE3BE3V VD4D4550.70.70.7=3.6v0.7=3.6v(2 2)A=B=C=VA=B=C=VIHIH=3.6V=3.6VV VB

9、1B1=V=VBC1BC1+V+VBE2BE2+V+VBE4BE4=2.1V,T=2.1V,T2 2T T4 4T T3 3T T1 1倒置倒置 VVO O=V=VOLOL=V=VCES4CES40.3V0.3V(3 3)由()由(1 1)()(2 2)可见,)可见,ABCF 13重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门几点说明:几点说明:推拉输出(图腾柱)推拉输出(图腾柱)V VO O= = V VOHOH,T T3 3 T T4 4 rro o拉电流大拉电流大 V VOLOL,T T3 3T T4 4 rro o灌电流大灌电流大 带负载能力强,且静态功耗低。带负载

10、能力强,且静态功耗低。D D1 1D D3 3:钳位二极管。限制输入端负极性干扰脉冲,保护:钳位二极管。限制输入端负极性干扰脉冲,保护T T1 1(D(D可通过可通过20mA)20mA);D D4 4:电平移动:电平移动TT2 2T T4 4TT3 3可靠;可靠;T T2 2:倒相级。:倒相级。V VC2C2与与V VE2E2电压信号变化方向相反电压信号变化方向相反TT3 3T T4 4轮流导通与截止。轮流导通与截止。多发射极晶体管与推拉输出共同作用提高了门电路的速度。多发射极晶体管与推拉输出共同作用提高了门电路的速度。分析:当分析:当ABC ABC 有一个变为有一个变为V VILIL时时T

11、T1 1由倒置变为由倒置变为T T1 1i iC1C1i iB2B2V VC2C2i iC3C3 i iC4C4T T4 4迅速脱离饱和。迅速脱离饱和。 14重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门ABAB段(截止区)段(截止区)V VI I000.6V0.6V,T T1 1T T2 2T T4 4T T3 3 ,V VO O=V=VOHOH3.6V3.6VBCBC段(线性区)段(线性区)V VI I0.60.61.3V1.3V, T T1 1T T2 2 T T4 4T T3 3 由于由于T T2 2工作工作在放大区,在放大区,V VC2C2和和V VO O随随V

12、VI I的升高线性下降。的升高线性下降。CDCD段(转折区)段(转折区)V VI I1.31.31.5V1.5V,T T1 1T T2 2 T T4 4 T T3 3, ,随随V VI I的增加,的增加,V VO O急剧下降,阈值电压急剧下降,阈值电压V Vthth=1.4V=1.4VDEDE段(饱和区)段(饱和区) V VI I1.5V1.5V,T T1 1倒置倒置T T2 2T T4 4T T3 3,V,VO O=V=VOLOL=0.3V=0.3V3.2.2 TTL与非门主要外部特性与非门主要外部特性 1电压传输特性电压传输特性15重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集

13、成逻辑门(1 1)V VOHOH和和V VOLOL V VOHOH输出逻辑高电平(截止区)输出逻辑高电平(截止区) V VOLOL输出逻辑低电平(饱和区)输出逻辑低电平(饱和区) V VOHOH(minmin)高电平输出最小值高电平输出最小值 V VOLOL(maxmax)低电平输出最大值低电平输出最大值(2 2)开门电平)开门电平V Vonon和关门电平和关门电平V Voffoff及阈值电压及阈值电压V Vthth开门电平开门电平V Voffoff门电路输入低电平的最大值(输出高电平下降到门电路输入低电平的最大值(输出高电平下降到2.7V2.7V时的输入值);时的输入值);开门电平开门电平V

14、 Vonon门电路输入高电平的最小值(输出低电平上升到门电路输入高电平的最小值(输出低电平上升到0.35V0.35V时的输入值);时的输入值);阈值电压阈值电压V Vthth转折区的中点对应的输入电压,一般转折区的中点对应的输入电压,一般V Vthth=1.4V=1.4V。资料中资料中 V Voffoff用用 V VI IL L(maxmax)表示;表示; V Vonon用用 V VIHIH(minmin)表示。表示。 几个主要特性参数几个主要特性参数 16重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门噪声容限:噪声容限:在保证输出高低电平基本不变(或变化的大小未超过允许限

15、度)在保证输出高低电平基本不变(或变化的大小未超过允许限度)的条件下,输入电压的允许波动范围。的条件下,输入电压的允许波动范围。V VNHNH(高电平噪声容限)(高电平噪声容限)V VNHNH=V=VIHIHV VONON=V=VOHOH(minmin)V VIHIH(minmin)=2.4-2.0=0.4V2.4-2.0=0.4VV VNLNL( (低电平噪声容限低电平噪声容限) )V VNLNL=V=VoffoffV VILIL= =V VILIL(maxmax)V VOLOL(maxmax)=0.8=0.80.4=0.4V 0.4=0.4V (3 3)抗干扰能力)抗干扰能力 17重大通信

16、重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.2 TTL与非门主要外部特性与非门主要外部特性 2. TTL与非门输入特性与非门输入特性(指输入电压和输入电流的关系曲线指输入电压和输入电流的关系曲线 )P1P2RP小小RP大大18重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.2 TTL与非门主要外部特性与非门主要外部特性 3输入端负载特性输入端负载特性注意注意: : 输入端开路相当于高电平输入输入端开路相当于高电平输入; ;输入端接地相当于低电平输入输入端接地相当于低电平输入; ;与非门两输入端并接使用时与非门两输入端并接使用时, ,i iILIL

17、与单端相同与单端相同,i,iIHIH却是单端的两倍却是单端的两倍. .( (因为因为两个例置三极管的等效集电极电流是相互独立的两个例置三极管的等效集电极电流是相互独立的) ). . 19重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.2 TTL与非门主要外部特性与非门主要外部特性 4TTL与非门输出特性与非门输出特性 20重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.2 TTL与非门主要外部特性与非门主要外部特性 5平均延迟时间平均延迟时间 t tpHL pHL 导通延迟时间导通延迟时间t tpLH pLH 截止延迟时间截止延迟时间t tp

18、d pd 平均延迟时间平均延迟时间 )(21pLHpHLpdttt21重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.2 TTL与非门主要外部特性与非门主要外部特性 6电源特性电源特性 22重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.2 TTL与非门主要外部特性与非门主要外部特性 7TTL与非门的主要参数与非门的主要参数 VOL(max) VOH(min) VIL(max) VIH(min) IIH高电平输入漏电流高电平输入漏电流 IIL低电平输入电流,低电平输入电流,IILIIS(输入短路电流)(约(输入短路电流)(约1mA) IOL(

19、max)灌电流灌电流 IOH(max)拉电流拉电流 NO扇出系数,输出端最多能驱动同类门的个数扇出系数,输出端最多能驱动同类门的个数, ,NO=MlNN1,N2IHOHILOLIINIIN(max)2(max)1,23重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.3 其它类型的门电路其它类型的门电路 1TTL或非门或非门 ABABA+B24重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.3 其它类型的门电路其它类型的门电路 2TTL异或门异或门 25重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.3 其它类型的门电

20、路其它类型的门电路 3OC门门 上述推拉式输出门上述推拉式输出门优点:优点:输出电阻低、静态功耗小;输出电阻低、静态功耗小; 缺点:缺点:不能并联使用(有很大的电流);不能并联使用(有很大的电流); 不能进行电平转换和驱动大电流高电不能进行电平转换和驱动大电流高电压负载。压负载。 26重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.3 其它类型的门电路其它类型的门电路 3OC门门 实现线与:实现线与:CDABCDABY可同时实现电平转换;可同时实现电平转换;驱动高压大电流负载。驱动高压大电流负载。 27重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门

21、3.2.3 其它类型的门电路其它类型的门电路 4.三态输出门(三态输出门(TS门)门) (1)实现:加控制端和控制电路,使输出有三个状态:)实现:加控制端和控制电路,使输出有三个状态:VOH、VOL、高阻、高阻 EN=1DY= (此时输出只有(此时输出只有VOH、VOL两种状态)两种状态)EN=0 D VC21V(钳位)、(钳位)、T3 P=0T2T4 ro(高阻态)(高阻态)BA28重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门3.2.3 其它类型的门电路其它类型的门电路 4.三态输出门(三态输出门(TS门)门) (2)应用)应用 总线结构总线结构 数据双向传输数据双向传

22、输 29重大通信重大通信学院学院何伟何伟3.2.4 其他系列其他系列TTL门电路门电路3.2 TTL集成逻辑门集成逻辑门174H系列系列 (高速高速TTL) 为提高开关速度和减少传为提高开关速度和减少传输延时,有两项改进:输延时,有两项改进:输出级采用了达林顿管输出级采用了达林顿管(降低了输出电阻,提高了(降低了输出电阻,提高了拉电流的负载能力,尤其是拉电流的负载能力,尤其是加速了对负载电容的充电速加速了对负载电容的充电速度。)度。)将所有电阻阻值降低了一将所有电阻阻值降低了一半(缩短了上升和下降时间,半(缩短了上升和下降时间,加速了三极管的开关速度。)加速了三极管的开关速度。)优点:优点:速

23、度较快速度较快(6ns) ;缺点:缺点:增加了电路的静态功增加了电路的静态功耗。耗。 30重大通信重大通信学院学院何伟何伟3.2.4 其他系列其他系列TTL门电路门电路3.2 TTL集成逻辑门集成逻辑门274S系列系列(肖特基肖特基TTL) 74系列和系列和74H系列系列饱和型逻辑门,饱和截止;饱和型逻辑门,饱和截止; 74S系列采用了三项措施提高开关速度:系列采用了三项措施提高开关速度:采用肖特基三极管(抗饱和三极管)采用肖特基三极管(抗饱和三极管) 肖特基三极管特点:饱和深度浅,工作速度高。肖特基三极管特点:饱和深度浅,工作速度高。采用小的电阻;采用小的电阻; 如图如图用有源电路用有源电路

24、T6、R6、R3代替代替R3有源泻放回路:(有源泻放回路:(a)缩短了门电路的传输延迟时间;)缩短了门电路的传输延迟时间; (b)改善了门电路的传输特性。)改善了门电路的传输特性。优点:优点: 速度很快速度很快(34ns); 传输特性好传输特性好缺点:缺点: 功耗大功耗大( (电阻小电阻小) ); VOL较高较高(可达可达0.5V) VOn0.4V SBD特点:特点: trr很小,开关速度快很小,开关速度快 生产工艺与生产工艺与TTL兼容。兼容。31重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门374LS系列系列(肖特基肖特基TTL) 理想门电路理想门电路速度快,功耗低速度

25、快,功耗低 功耗一延迟积(功耗一延迟积(pdpd积):延迟和功耗的积):延迟和功耗的乘积乘积 74LS74LS系列实现了速度快,功耗低的要求系列实现了速度快,功耗低的要求如图如图, ,措施如下:措施如下: 大幅提高电阻值,降低功耗;大幅提高电阻值,降低功耗; 将将R5从接地改接到输出端,降低了从接地改接到输出端,降低了T3导通时导通时R5的功耗;的功耗; 采用肖特基三极管和有源泄放电路采用肖特基三极管和有源泄放电路以提高工作速度;以提高工作速度; 将输入端多发射极三极管改用将输入端多发射极三极管改用SBD,提高了工作速度;提高了工作速度; 增加了增加了D3、D4,提高了放电速度。,提高了放电速

26、度。 优点:优点:功耗极低(是功耗极低(是74H和和74S的的1/10,是,是74系列的系列的1/51/5; pd积很低(速度与积很低(速度与74系列相当)系列相当) 32重大通信重大通信学院学院何伟何伟3.2 TTL集成逻辑门集成逻辑门4其它类型其它类型TTL系列介绍系列介绍74AS74AS系列(先进的肖特基系列)系列(先进的肖特基系列)( (速度最快速度最快,t,tpdpd= =1.5ns,但功耗大但功耗大,20mW) ) 74ALS74ALS系列(先进的低功耗肖特基系列)系列(先进的低功耗肖特基系列)( (速度很快速度很快,t,tpdpd= =4ns,功耗极低功耗极低,1mW) TTL系

27、列器件主要性能比较表系列器件主要性能比较表 74/5474H/54H74S/54S74LS/54LS74AS/54AS74ALS/54ALStpd (ns) 10 6 4 10 1.5 4平均功耗平均功耗/每门每门mw10 22.5 20 2 20 1dp积积 (ns-mw) 100135 80 20 30 4最高工作频率最高工作频率/MHz 35 50 125 45 200 15033重大通信重大通信学院学院何伟何伟第三章第三章 集成逻辑门集成逻辑门 主要内容主要内容 3.1 晶体管的开关特性晶体管的开关特性 3.2 TTL集成逻辑门集成逻辑门 3.3 ECL集成逻辑门与集成逻辑门与I2L电

28、路电路 3.4 MOS逻辑门逻辑门 3.5 CMOS电路电路34重大通信重大通信学院学院何伟何伟3.3 ECL集成逻辑门与集成逻辑门与I2L电路电路3.3.1 ECL逻辑门逻辑门 ECL Emitter Coupled Logic 射极耦合逻辑射极耦合逻辑1ECL电路特点:电路特点: 非饱和型门电路,因此传输非饱和型门电路,因此传输延迟很小;延迟很小; 属电流开关型逻辑;属电流开关型逻辑; 射极输出,且是互补输出;射极输出,且是互补输出; 使用负电源(使用负电源(- -5V) 输出为负电压,即输出为负电压,即-0.8V为高为高电平,电平,-1.6V为低电平。为低电平。 35重大通信重大通信学院

29、学院何伟何伟3.3 ECL集成逻辑门与集成逻辑门与I2L电路电路2工作原理:工作原理: 当当A=B=C=0时时(-1.6V),T2 T3 T4 ,T1 , P=0 当任一当任一A、B、C=1时时(-0.8V),T2T3T4有一个导通,有一个导通,T1 ,P=1CBAQ P = A + B+ C36重大通信重大通信学院学院何伟何伟3.3 ECL集成逻辑门与集成逻辑门与I2L电路电路优点:优点: 速度快速度快; ;( (是速度最快的数字是速度最快的数字ICIC,可达,可达0.1ns0.1ns以下以下) ) 输出电阻很低,带负载能力很强;输出电阻很低,带负载能力很强;( (扇出系数达扇出系数达909

30、0以上以上) ) 开关噪声很低;开关噪声很低; 互补输出,方便使用。互补输出,方便使用。缺点:缺点: 电流大、功耗大;电流大、功耗大; ( (每门每门100mw100mw以上以上) ) 抗干扰容限低;抗干扰容限低; (200mv(200mv左右左右) ) 输出电压稳定性差;输出电压稳定性差; ( (由于工作在非饱和状态由于工作在非饱和状态) ) 与与TTL不兼容。不兼容。注:注:ECL只有中小规模只有中小规模IC,主要用于高速、超高速的数字系统中,如光设备,主要用于高速、超高速的数字系统中,如光设备中。中。 37重大通信重大通信学院学院何伟何伟3.3 ECL集成逻辑门与集成逻辑门与I2L电路电

31、路3.3.2 I2L逻辑门逻辑门 I2LIntegrateel Injeetion Logic,集成注入逻辑。,集成注入逻辑。1工作原理:工作原理:38重大通信重大通信学院学院何伟何伟3.3 ECL集成逻辑门与集成逻辑门与I2L电路电路39重大通信重大通信学院学院何伟何伟3.3 ECL集成逻辑门与集成逻辑门与I2L电路电路40重大通信重大通信学院学院何伟何伟3.3 ECL集成逻辑门与集成逻辑门与I2L电路电路2主要特点:主要特点: 电路结构简单,便于集成;电路结构简单,便于集成; 各逻辑单元之间不需隔离,简化了工艺,节省了面积,便于集成;各逻辑单元之间不需隔离,简化了工艺,节省了面积,便于集成

32、; I2L电路能够在低电压电路能够在低电压(0.70.8V)、微电流下工作,功耗低。、微电流下工作,功耗低。 ( (是目前是目前双极型数字双极型数字ICIC中功耗最低的一种中功耗最低的一种) )3严重缺点:严重缺点: 抗干扰能力较差。抗干扰能力较差。I2L输出幅度小,输出幅度小,0.6V左右,噪声容很低左右,噪声容很低; 开关速度较慢。属于饱和型逻辑,延时可达开关速度较慢。属于饱和型逻辑,延时可达2030ns。注意:注意: 改进的改进的I2L延时已缩短到几个延时已缩短到几个ns,且与,且与TTL在生产工艺上的兼容性,在生产工艺上的兼容性,可直接在可直接在I2L大规模大规模IC芯片上制作与芯片上

33、制作与TTL电平兼容的接口电路,这就电平兼容的接口电路,这就提高了抗干扰力。提高了抗干扰力。 I2L主要用于制作大规模集成电路的内部逻辑,很少用来制作中、小主要用于制作大规模集成电路的内部逻辑,很少用来制作中、小规模规模IC。41重大通信重大通信学院学院何伟何伟第三章第三章 集成逻辑门集成逻辑门 主要内容主要内容 3.1 晶体管的开关特性晶体管的开关特性 3.2 TTL集成逻辑门集成逻辑门 3.3 ECL集成逻辑门与集成逻辑门与I2L电路电路 3.4 MOS逻辑门逻辑门 3.5 CMOS电路电路42重大通信重大通信学院学院何伟何伟3.4 MOS逻辑门逻辑门3.4.1 MOS 晶体管晶体管 MO

34、S: :金属金属氧化物氧化物半导体半导体MOS晶体管是晶体管是MOS逻辑门的基本构成部分;逻辑门的基本构成部分;MOS: 源源极极S、漏极、漏极D、栅极、栅极G; 是电压控制器件;是电压控制器件; 栅极电压控制漏源电流。栅极电压控制漏源电流。按工作特性分:按工作特性分:增强型、耗尽型增强型、耗尽型 ; 按沟道类型分:按沟道类型分:P沟道、沟道、N沟道沟道组合:组合:N沟道增强型;沟道增强型;N沟道耗尽型沟道耗尽型 P沟道增强型;沟道增强型;P沟道耗尽型。沟道耗尽型。以以N沟道增强型为例分析其特性。沟道增强型为例分析其特性。 43重大通信重大通信学院学院何伟何伟3.4 MOS逻辑门逻辑门VGSV

35、GS(th)1输出特性曲线和阈值电压输出特性曲线和阈值电压 当当VGS0 三个工作区:三个工作区:区:区:VDS很小,即很小,即VDSVGS-VGS(th),iDS随随VDS线线性上升。性上升。且且VGS不同,上升的斜率就不同不同,上升的斜率就不同可变电阻区;可变电阻区;区:区:VDS较大,有:较大,有:VDS(VGS-VGS(th)夹断,)夹断,iDS基本不变基本不变恒流区恒流区;区:区:VGS1012( (静态负载能力很强静态负载能力很强) ) CingmL时,时,VOL=047重大通信重大通信学院学院何伟何伟3.4 MOS逻辑门逻辑门ABF001011101110ABF001010100

36、11048重大通信重大通信学院学院何伟何伟3.4 MOS逻辑门逻辑门49重大通信重大通信学院学院何伟何伟3.4 MOS逻辑门逻辑门1E/D MOS反相器及逻辑门电路反相器及逻辑门电路 自看!自看! 50重大通信重大通信学院学院何伟何伟3.4 MOS逻辑门逻辑门51重大通信重大通信学院学院何伟何伟第三章第三章 集成逻辑门集成逻辑门 主要内容主要内容 3.1 晶体管的开关特性晶体管的开关特性 3.2 TTL集成逻辑门集成逻辑门 3.3 ECL集成逻辑门与集成逻辑门与I2L电路电路 3.4 MOS逻辑门逻辑门 3.5 CMOS电路电路52重大通信重大通信学院学院何伟何伟3.5 CMOS电路电路3.5

37、.1工作原理工作原理 VI=VIL=0时,时,TLTOVO=VOHVDD VI=VIH=VDD时,时,TLTOVO=VOL0特点:特点:TL和和TO总是一个导通一个截止,静态电流极小,功耗低。总是一个导通一个截止,静态电流极小,功耗低。 53重大通信重大通信学院学院何伟何伟3.5 CMOS电路电路3.5.2 CMOS反相器的主要特性反相器的主要特性 1电压转移特性和电流传输特性电压转移特性和电流传输特性假设:假设:VDDVGS(th)N+|VGS(th)P| VGS(th)N=|VGS(th)P| TL和和TO具有相同的具有相同的Ron和和Roff工作区:工作区:OVIVGS(th)NTLTO

38、VO=VDD iD0恒流区恒流区可变电阻区可变电阻区截止区截止区:VGS(th)NVIVO-VGS(th)N iD TLTO VOVDD所以下降所以下降:VO-VGS(th)NVIVO|VGS(th)P|时时 iD TL TO VO急剧变化急剧变化IV:VO|VGS(th)P|VI109)当当C=1时时 0VIVDD VGS(th)NTN导通导通 | |VGS(th)P|VIVDD TP导通导通 TG (低阻(低阻103)由于由于T1T2结构的对称性,结构的对称性, 即即D和和S可互易使用可互易使用TG是双向的是双向的传输门高低电平传输如图传输门高低电平传输如图3-5-11 57重大通信重大通

39、信学院学院何伟何伟3.5 CMOS电路电路58重大通信重大通信学院学院何伟何伟3.5 CMOS电路电路(3)应用)应用可组成各种复杂的逻辑电路。可组成各种复杂的逻辑电路。如数据选择器、寄存器、触发器、如数据选择器、寄存器、触发器、计数器等;计数器等;双向模拟开关:双向模拟开关:传输连续变化的模拟信号,如传输连续变化的模拟信号,如CD4066;多路模拟开关:多路模拟开关:在在A/D转换电路中处理多路模拟信号。转换电路中处理多路模拟信号。如:如:CD4051 8选选1模拟开关(双向)模拟开关(双向) CD4052 双双4选选1模拟开关(双向)模拟开关(双向) CD4053 三三2选选1模拟开关(双

40、向)模拟开关(双向) CD4067 16选选1模拟开关(双向)模拟开关(双向) 59重大通信重大通信学院学院何伟何伟3.5 CMOS电路电路1CMOS与非门、或非门与非门、或非门(1)与非门)与非门 A B 0 0 T1 T2 T3T4 Y=1 Ro=Ron3/Ron4=Ron /20 1 T1T2 T3 T4 Y=1 Ro=Ron4=Ron1 0 T1 T2T3T4 Y=1 Ro=Ron3=Ron1 1 T1T2T3 T4 Y=0 Ro=Ron1+Ron2=2Ron3.5.4 CMOS逻辑门电路逻辑门电路 结论结论: Y Y是是A A、B B的与非;的与非; A、B的状态决定的状态决定Ro的

41、的大小,相差大小,相差4倍;倍; 输入端数输入端数使使VOL(由于多个串联)(由于多个串联) 输入端数输入端数使使VOH(由于多个并联)(由于多个并联) 输入端状态不同,电压传输特性也有所不同。输入端状态不同,电压传输特性也有所不同。 60重大通信重大通信学院学院何伟何伟3.5 CMOS电路电路(2)或非门)或非门 A B 0 0 T1 T2 T3T4 Y=1 Ro=Ron3+Ron4=2Ron0 1 T1 T2T3T4 Y=0 Ro=Ron2=Ron1 0 T1T2 T3 T4 Y=0 Ro=Ron1=Ron1 1 T1T2T3 T4 Y=0 Ro=Ron1/Ron2=Ron/261重大通信

42、重大通信学院学院何伟何伟3.5 CMOS电路电路或或非非即即与与非非 ,BABAYABY1453,与与非非,如如图图即即或或非非ABBAYBAY 增加缓冲器的好处:增加缓冲器的好处:输出电阻、输出的高低电输出电阻、输出的高低电压以及电压传输特性都不再压以及电压传输特性都不再受输入端状态的影响。受输入端状态的影响。电压传输特性的转折区变电压传输特性的转折区变得更陡了。得更陡了。注意逻辑功能的变化:注意逻辑功能的变化:62重大通信重大通信学院学院何伟何伟3.5 CMOS电路电路63重大通信重大通信学院学院何伟何伟3.5 CMOS电路电路64重大通信重大通信学院学院何伟何伟3.5 CMOS电路电路65重大通信重大通信学院学院何伟何伟3.5 CMOS电路电路CMOS还有漏极开路门电路(还有漏极开路

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论