(完整word版)EDA课程设计——汽车尾灯控制器设计

1、程设计课程设计名称：EDA 课程设计专业班级学生姓名：学号：指导教师： 课程设计时间：学生姓名专业班级学号题目汽车尾灯控制器设计课题性质工程设计课题来源自拟课题指导教师同组姓名主要内容用 EDA设计一个控制汽车尾部左右两侧各有的4盏指示灯。系统的输入信号包括：系统时钟信号CLK， 汽车左转弯控制信号LEFT，汽车右转弯控制信号RIGHT，刹车信号BRAK，夜间行驶信号ENIGHT。分别控制汽车的左右三盏等灯LD1， LD2， LD3； RD1， RD2， RD3。任务要求根据设计题目要求编写相应程序代码对编写的VHDL程序代码进行编译和仿真条件允许，完成硬件验证总结设计内容，完成课程设计说明书

2、参考文献1 焦素敏.EDA课程设计指导书. 郑州：河南工业大学，20082 焦素敏.EDA应用技术，清华大学出版社，20073 曹昕燕，周凤成等，EDA技术实验与课程设计，清华大学出版社，20064 卢杰，赖毅.VHDL与数字电路设计. 北京：科学出版社，2001 社，2006审查意见指导教师签字：教研室主任签字：2014 年 6 月 16 日说明：本表由指导教师填写，由教研室主任审核后下达给选题学生，装订在设计（论文）首页汽车尾灯控制器设计引言随着集成电路和计算机技术的飞速发展，EDA 技术应运而生，它是一种高级、快速、有效的电子设计自动化技术。EDA 将大量的电路功能集成到一个芯片中， 并

3、且可以由用户自行设计逻辑功能，提高了系统的集成度和可靠性。运用EDA 技术可以方便、快捷设计电路系统。本文基于EDA 系统，在MAX+plusII 软件平台上，完成了汽车尾灯电路的设计。采用VHDL 硬件描述语言描述汽车尾灯电路，完成对电路的功能仿真。在设计过程中，重点探讨了汽车尾灯电路的设计思路和功能模块划分，通过分析仿真波形表明设计的汽车尾灯电路完成了预期的功能。1 设计任务及要求1.1 设计内容根据计算机中状态机原理，利用VHDL 设计汽车尾灯控制器的各个模块，并使用 EDA 工具对各模块进行仿真验证。汽车尾灯控制器的设计分为4个模块：时钟分频模块、汽车尾灯主控模块，左边灯控制模块和右边

4、灯控制模块。把各个模块整合后就形成了汽车尾灯控制器。通过输入系统时钟信号和相关的汽车控制信号，汽车尾灯将正确显示当前汽车的控制状态。1.2 设计要求（ 1）汽车尾部左右两侧各有多盏指示灯。（ 2）汽车正常行驶时指示灯都不亮。（ 3）汽车右转弯时，右侧的一盏指示灯亮。（ 4）汽车左转弯时，左侧的一盏指示灯亮。（ 5）汽车刹车时，左右两侧的一盏指示灯同时亮。（ 6）汽车在夜间行驶时，左右两侧有指示灯同时一直亮，供照明使用。2 设计原理及总体框图汽车尾灯控制器就是一个状态机的实例。当汽车正常行驶时所有指示灯都不亮；当汽车向右转弯时，汽车右侧的指示灯ldright 亮；当汽车向左侧转弯时，汽车左侧的指

5、示灯ldleft 亮；当汽车刹车时，汽车右侧的指示灯ldbrake1 和汽车左侧的指示灯ldbrake2同时亮； 当汽车在夜间行驶时，汽车右侧的指示灯ldnight1和汽车左侧的指示灯ldnight2 同时一直亮；当于大雾天行驶时右侧指示灯ldfoggy1 和左侧指示灯ldfoggy2 同时亮。通过设置系统的输入信号：系统时钟信号clk， 汽车左转弯控制信号left， 汽车右转弯控制信号right，刹车信号brake，夜间行驶信号night，雾灯信号foggy和系统的输出信号：汽车左侧4 盏指示灯ldleft， dbrake1， dnight1， dfoggy1 和汽车右侧4 盏指示灯ldri

6、ght， ldbrake2， ldnight2， ldfoggy2 实现以上功能。系统的整体组装设计原理如图所示：系统设计整体框图3 程序设计根据系统设计要求，系统设计采用自顶向下的设计方法，顶层设计采用原理图设计方案，它是由时钟分频模块、汽车尾灯主控模块、左边灯控制模块、右边灯控制模块四部分组成。系统的输入信号包括：系统时钟信号CLK， 汽车左转弯控制信号LEFT， 汽车右转弯控制信号RIGHT，刹车信号BRAK，夜间行驶信号ENIGHT。系统的输入信号包括：汽车左侧4 盏指示灯LLED1， LLED2， LLED3， LLED4和汽车右侧4 盏指示灯RLED，1 RLED，2 RLED3，

7、 RLED。4当汽车正常行驶时所有的指示灯都不亮，当汽车向左转时，汽车左边的指示灯 LLED1亮，当汽车向右转时，汽车右边的指示灯RLED1亮，当汽车刹车时，左右的LLED2、 RLED2亮，当汽车夜间行驶时，汽车左右的LLED3、 LLED4、 RLED3、RLED4一直亮。3.1 各组成模块原理及程序3.1.1 汽车尾灯主控模块VHDL程序(CTRL.VH)DLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; ENTITY CTRL ISPORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC;LP,RP,LR,BRAKE_LED,

8、NIGHT_LED: OUT STD_LOGIC);END ENTITY CTRL;ARCHITECTURE ART OF CTRL ISBEGINNIGHT_LED<=NIGHT;BRAKE_LED<=BRAKE;PROCESS(LEFT,RIGHT)VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGINTEMP:=LEFT&RIGHT;CASE TEMP ISWHEN "00"=>LP<='0'RP<='0'LR<='0'-当汽车直行时

9、，左右灯都不亮WHEN "01"=>LP<='0'RP<='1'LR<='0'-当汽车右拐时，右拐指示灯亮WHEN "10"=>LP<='1'RP<='0'LR<='0' - 当汽车左拐时，左指示灯亮WHEN OTHERS=>LP<='0'RP<='0'LR<='1'-当汽车刹车时，左右灯都亮END CASE;END PROCESS;END

10、ARCHITECTURE ART;功能：该段程序用于对汽车尾灯进行整体控制，当输入为左转信号时，输出左侧灯控制信号；当输入为右转信号时，输出右侧灯控制信号；当同时输入LEFT和 RIGHT信号时，输出错误控制信号。当输入为刹车信号时，输出刹车控制信号；当输入为夜间行驶信号时，输出为夜间行驶控制信号。3.1.2 左边灯控制模块VHDL程序(LC.VHD)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LC ISPORT(CLK,LP,LR,BRAKE,NIGHT: IN STD_LOGIC;LEDL,LEDB,LEDN: OUT STD_LOGIC

11、);END ENTITY LC;ARCHITECTURE ART OF LC ISBEGINLEDB<=BRAKE;LEDN<=NIGHT;PROCESS(CLK,LP,LR)BEGIN-时钟上升沿有效IF CLK'EVENT AND CLK='1' THEN-没有刹车信号时-没有左拐信号时-左信号灯不亮IF(LR='0') THENIF(LP='0')THENLEDL<='0'ELSE-相反情况LEDL<='1'END IF;ELSELEDL<='0'END

12、IF;END IF;END PROCESS;END ARCHITECTURE ART;功能 ：本程序用于控制左侧灯的亮、灭和闪烁情况，当时钟上升沿信号和左侧灯控 制信号或刹车控制信号或夜间行驶信号同时出现时，左侧相应的灯亮或出现闪烁。当错误控制信号出现时，LD1 灯不亮。3.1.3 右边灯控制模块VHDL程序(RC.VHD)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY RC ISPORT(CLK,RP,LR,BRAKE,NIGHT: IN STD_LOGIC;LEDR,LEDB,LEDN: OUT STD_LOGIC);END ENTITY R

13、C;ARCHITECTURE ART OF RC ISBEGINLEDB<=BRAKE;LEDN<=NIGHT;PROCESS(CLK,RP,LR)BEGINIF CLK'EVENT AND CLK='1' THEN-检测时钟上升沿IF(LR='0') THENIF(RP='0') THENLEDR<='0'ELSELEDR<='1'END IF;ELSELEDR<='0'END IF;END IF;END PROCESS;END ARCHITECTURE AR

14、T;功能 ：本描述用于控制右侧灯的亮、灭和闪烁情况，当时钟上升沿信号和右侧灯控制信号或刹车控制信号或夜间行驶信号同时出现时，右侧相应的灯亮或出现闪烁。当错误控制信号出现时，RD1 灯不亮。3.1.4 时钟分频模块VHDL程序(SZ.VHD)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SZ ISPORT(CLK: IN STD_LOGIC;-时钟输入CP: OUT STD_LOGIC);END ENTITY SZ;ARCHITECTURE ART OF SZ ISSIGNAL CO

15、UNT:STD_LOGIC_VECTOR(7 DOWNTO 0);-定义八位标准逻辑位矢量数据类型BEGINPROCESS(CLK)BEGINIF CLK'EVENT AND CLK='1' THEN-检测时钟上升沿COUNT<=COUNT+1;END IF;END PROCESS;CP<=COUNT(3);-输出第五位END ARCHITECTURE ART;功能 ：这块的功能是对左右两边的LLED1、 RLED1的闪烁时间间隔，以CLK为输入信号，CP为输出信号，在程序中定义一个八位节点信号COUNT来放计数值，当CLK的上升沿到来时就开始计数，最后将C

16、OUNT(3给) CP，实现对CLK的八分频。再将 CP的电平信号分别和LEDL、 LEDR电平与，最后用输出的电平来控制汽车左右的LLED1、 RLED1，实现左右转的指示功能。3.1.5 原理图顶层文件VHDL程序(tp.VHD)Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_unsigned.all;Entity tp isPort(clk:in std_logic;Left:in std_logic;Right:in std_logic;Brake:in std_logic;Night:in std_logic;L

17、d1,ld2,ld3:out std_logic;Rd1,rd2,rd3:out std_logic);End;Architecture bh of tp isComponent sz isPort(clk:in std_logic;Cp:out std_logic);End component;Component ctrl isPort(left,right,brake,night:in std_logic;Lp,rp,lr,brake_led,night_led:out std_logic);End component;Component lc isPort(clk,lp,lr,brake

18、,night:in std_logic;Ledl,ledb,ledn:out std_logic);End component;Component rc isPort(clk,rp,lr,brake,night:in std_logic;Ledr,ledb,ledn:out std_logic);End component;Signal tmp0,tmp1,tmp2,tmp3,tmp4:std_logic;Signal err0,err1,err2,err3,err4,err5:std_logic;signal bm:std_logic;BeginU1:sz port map(clk,bm);

19、U2:ctrl port map(left,right,brake,night,tmp0,tmp1,tmp2,tmp3,tmp4);U3:lc port map(clk,tmp0,tmp2,tmp3,tmp4,err0,err1,err2);U4:rc port map(clk,tmp1,tmp2,tmp3,tmp4,err3,err4,err5);Ld1<=err0 and bm;Ld2<=err1;Ld3<=err2;Rd1<=err3 and bm;Rd2<=err4;Rd3<=err5;End;4 编译及仿真4.1 主控模块的时序仿真及原理图数据入口

20、：RIGHT：右转信号；LEFT：左转信号；BRAK：刹车信号；ENIGHT：夜间行驶信号；数据出口：LP：左侧灯控制信号；RP：右侧灯控制信号；LR：错误控制信号；BRAKE_LE：刹车控制信号； DNIGHT_LE：夜间行驶控制信号；D仿真波形4.2 左边灯模块的时序仿真及原理图：CLK：时钟控制信号；LP：左侧灯控制信号；LR：错误控制信号；BRAK：刹车控制信号；ENIGHT：夜间行驶控制信号；LEDL：左侧LD1 灯控制信号；LEDB：左侧LD2灯控制信号；LEDN：左侧LD3灯控制信号；4.3 右边灯模块的时序仿真及原理图数据入口：CLK：时钟控制信号；RP：右侧灯控制信号；LR：错误控制信号；BRAK：刹车控制信号；ENIGHT：夜间行驶控制信号；数据出口：LEDR：右侧RD1灯控制信号；LEDB：右侧RD2灯控制信号；LEDN：右侧RD3灯控制信号；仿真波形仿真波形4.5 顶层文件的时序仿真及原理图仿真波形4.6 整体组装设计原理图整体组装设计原理图5 硬件调试与结果分析器件选择ACEX1系列的EP1K30TC144-。选择后对原理图进行引脚锁定。因1为自己没有写16 进制到 10 进制译码器，所以选择模式5 自带译码