第4章 S3C2410处理器硬件结构

1、第第4 4章章 S3C2410AS3C2410A处理器硬件结构处理器硬件结构4.1 S3C2410A处理器概述4.2 引脚介绍4.3 特殊功能寄存器4.4 最小应用系统设计 S3C2410是是Samsung公司推出的一款公司推出的一款16/32位位RISC处理器，基于处理器，基于ARM920T内核，支持内核，支持ARM和和Thumb指令集，芯片内集成丰富外设，而且具有非常指令集，芯片内集成丰富外设，而且具有非常低的功率消耗。低的功率消耗。4.1 S3C2410A处理器概述处理器概述ARM公司的公司的技术规范技术规范 芯片制造厂芯片制造厂商的扩展商的扩展S3C2410A在包在包括括ARM920T

2、内内核的同时，还核的同时，还增加了丰富的增加了丰富的外围资源。外围资源。4.2 4.2 引脚介绍引脚介绍 S3C2410共有272引脚，采用FBGA封装，主要分为总线控制信号、各类元器件接口信号以及电源时钟控制信号。引脚分布底视图如图所示。各引脚名称如书中表4.1所示。4.3 4.3 特殊功能寄存器特殊功能寄存器 在在S3C2410S3C2410的地址空间的地址空间0 x480000000 x480000000 x600000000 x60000000之之间，存有大量的间，存有大量的SFRSFR（Special Function RegistersSpecial Function Regist

3、ers，特殊功能寄存器）用于实现对内部外围模块的控制。特殊功能寄存器）用于实现对内部外围模块的控制。 特殊功能寄存器在书特殊功能寄存器在书中中表表4.34.3中列出。中列出。 寄存器的状态决定硬件如何工作，为了使硬件工作寄存器的状态决定硬件如何工作，为了使硬件工作于某种状态，可以通过修改寄存器的值来实现。于某种状态，可以通过修改寄存器的值来实现。 表中所给的只是表中所给的只是小端方式小端方式地址，只可以用在小端模式，地址，只可以用在小端模式， 若使用大端模式，必须采用大端地址。若使用大端模式，必须采用大端地址。 嵌入式最小系统：提供嵌入式处理器运行所必嵌入式最小系统：提供嵌入式处理器运行所必须

4、的条件的电路与嵌入式处理器共同构成了这个嵌须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统。入式处理器的最小系统。嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)可选，因为许多面向嵌入式领域的微控制器内部集成了程序和数据存储器可选，但是在样品阶段通常都会设计这部分电路嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)供电系统(电源) 电源系统为整个系统提供能量，是整个系统工作的基础。 复位模块和端口寄存器所需要的电源：1.8V1.分析需求 S3C2410A处理器所需要的电源类型： 处理器内核所需电源：1.8V PLL模块，RTC

5、模块所需要的模拟电源和数字电源：1.8V 存储器端口和普通IO口，ADC模块所需的数字电源：3.3V 由此可见，在电源系统中，至少需要3.3V和1.8V的两种直流稳压电源12LED33V12R 105330VDD33VC 60310uFC 60410uFC 607100nFC 608100nFVDD33VVDD5VC 62110uFC 62210uFC 620100nFC 623100nFVDD18VBAT1BATTERYD6011N4148D6001N4148VDDR TCR 6000Vin1GND2Vout3NC4U601LM 1117-33Vin1GND2Vout3NC4U602LM 1

6、117-18VDD18V嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源) 目前所有的微控制器均为时序电路，需要一个时钟信号才能工作时钟系统S3C2410X微处理器的主时钟：微处理器的主时钟： 由外部时钟源提供由外部时钟源提供 也可以由外部振荡器提供也可以由外部振荡器提供 通过引脚通过引脚OM3:2来进行选择：来进行选择： OM3:2=00时，时，MPLL和和UPLL的时钟选择外部晶振，由振荡器产生时钟的时钟选择外部晶振，由振荡器产生时钟 OM3:2=11时，时，MPLL和和UPLL的时钟均选择外部时钟源。的时钟均选择外部时钟源。 实际实际2410电路中，电路中，OM3

7、:2=00，时钟选择，时钟选择外部晶振，由振荡器外部晶振，由振荡器产生时钟。产生时钟。 振荡器电路由振荡器电路由12MHz晶振和晶振和2个个15pF的微调电容组成，的微调电容组成，12MHz的时钟信号经过片内的的时钟信号经过片内的PLL倍频可以达到倍频可以达到203MHz。嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)复位及其配置系统 本系统采用较简单的RC复位电路，经使用证明，其复位逻辑是可靠的。复位电路如图所示：12R10810K+C16210uF/16VVDD33VRESETRESETnRESET12U20A74F0434U20B74F0456U20C74F04IN4148D2 该复位电路的工作原理如下：在系统上电时，通过电阻R108向电容C162充电，当C162两端的电压未达到高电平的门限电压时，Reset端输出为高电平，系统处于复位状态；当C162两端的电压达到高电平的门限电压时，Reset端输出为低电平，系统进入正常工作状态