Virtuoso软件的使用技巧（课堂PPT)

1、2021/5/81Virtuoso软件的使用技巧2021/5/82 1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真主要内容2021/5/83 Cadence公司的Virtuoso是一个适用于高级模拟、混合信号、射频和定制数字设计的定制设计平台， 并可以提供深亚微米(45nm)的数字元件特性验证. Virtuoso的主要功能有：1、绘制电路图2、绘制版图3、模拟电路的仿真分析(specture) Virtuoso其他功能：Verilog-Editor、 VerilogA-Edito

2、r、 VHDL-Editor、 VHDLAMS-Editor、 Graphics-Editor、Text-Editor2021/5/84 1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真主要内容2021/5/85 Exceed Broadcast 选择用户2021/5/86设置环境变量：setenv DISPLAY IP:02021/5/87打开icfb使icfb和终端可以同时使用2021/5/88Tools Library Manager2021/5/892021/5/810新建

3、库： FileNew Library2021/5/8112021/5/8122021/5/813FileNew Cell View2021/5/814Tool:Composer-Schematic2021/5/815 1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真主要内容2021/5/816添加元件2021/5/817修改元件属性 每次重新打开电路图都要进行设置。2021/5/818连线需要注意：1、规则 2、快捷2021/5/819Check and save2021/5/82

4、0添加管脚需要注意：1、命名 2、方向2021/5/821Make a symbol：Design Create Cellview From Pin List2021/5/822管脚命名必须与电路图中一致2021/5/8232021/5/8242021/5/825调用生成的模块2021/5/826常用的快捷键i (instance)：插入元件 f (full screen)：全屏幕w (wire) ：连线p (pin):加管脚q (quality):编辑属性e：进入下一层模块ctrl+e：返回上一层模块 : 缩小两倍 :放大两倍2021/5/827 1、Virtuoso简介 2、如何进入Vir

5、tuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真主要内容2021/5/828仿真环境：Tools Analog Environment2021/5/829添加库文件：Setup Model Libraries2021/5/830Browse Add2021/5/831设定仿真参数:Analyses Choose2021/5/8322021/5/8332021/5/834节点电流：Outputs To Be Saved Select On Schematic2021/5/835保存仿真参数：Session Save state20

6、21/5/836netlist and run 与run2021/5/837simulation Output log2021/5/838瞬态/静态电压、瞬态/静态电流、幅度、相位、工作状态2021/5/839仿真结果的测量2021/5/840 1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真主要内容2021/5/841必须确保绘制版图需要的工艺文件与版图所在的库是在同一个目录下的2021/5/842OptionsDisplay Minor spacing2021/5/843LSW A

7、V (all visible) ；NV (non visible) ； AS (all selectable) ；NS (non selectable) 。 2021/5/844常用的快捷键 r：绘制长方形 c：copy F4：part/full s：stretch o：添加contact或via i：调用模块 q：修改属性 k：尺 shift+k：取消所有尺 l：加label x/shift+x：进入底层模块 shift+b：返回顶层模块 shift+z ：缩小一半 ctrl+z：增大两倍 p：path shift+c：chop F3：改变操作属性 shift+f：显示具体层 ctrl+f：

8、显示模块u：undo2021/5/845 1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真主要内容2021/5/846 版图的设计错误可以分成两类：违反几何设计规则的错误检查工具DRC(Design Rules Check)。版图与原理图一致性的错误检查工具LVS(Layout versus Schematic)。2021/5/847Calibre Run DRC2021/5/848Rules Run DRC2021/5/849查找错误2021/5/850LVS(Layout vs.

9、Schematic) Input the netlist2021/5/851由版图生成.gds文件there is no errors and warning messages2021/5/852LVS-12021/5/853LVS-12021/5/854Run LVS2021/5/855LVS-2 111 # add full/relative path to replace xxx 112 setenv SOURCE_PATH /home/zhaozhe/lvs_as/op_schematic 113 #setenv SOURCE_PATH mpw_08 114 #setenv SOURC

10、E_PATH good 115 116 # add schematic topcell name to replace xxx 117 setenv SOURCE_PRIMARY opamp 118 119 #setenv SOURCE_PRIMARY top_ma 120 #setenv SOURCE_PRIMARY HDPWM_top_with_buffer 121 #setenv SOURCE_PRIMARY dual_vco_top 122 #setenv SOURCE_PRIMARY dual_vco_vc_gen 123 124 # add full/relative path t

11、o replace xxx 125 setenv LAYOUT_PATH /home/zhaozhe/lvs_as/OP_CL_3p.calibre.gds 126 #setenv LAYOUT_PATH mpw_08.gds 127 #setenv LAYOUT_PATH ./gdsDPWM/dual_vco_top.gds 128 129 # add layout topcell name to replace xxx 130 setenv LAYOUT_PRIMARY OP_CL_3p 131 #setenv LAYOUT_PRIMARY mpw_08 132 #setenv LAYOUT_PRIMARY HDPWM_top_with_buffer./name of rules2021/5/8562021/5/857 1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、