便携式设计的高速视频总线设计挑战

1、便携式设计的高速视频总线设计挑战犹记在1980年的时候，一位朋友在Commodore64屏幕上绘制出第一幅万宝路烟盒的计算机图像。他利用DOS操作系统编写出一套软件程序，将各个像素和像素域的色彩值及地址输出到CRT屏幕上，花费几小时的时间完成红、黑和白三色影像。如今，技术的发展完全不可同日而语！不论是专业的美工人员，还是对于如何正确调整像素位置一窍不通的门外汉，都能设计出影像。显示设备不只配备高级的电子组件，更有引人注目的美学设计和可移植性。数字显犹记在1980年的时候，一位朋友在Commodore 64屏幕上绘制出第一幅万宝路烟盒的计算机图像。他利用DOS操作系统编写出一套软件程序，将各个像

2、素和像素域的色彩值及地址输出到 CRT 屏幕上，花费几小时的时间完成红、黑和白三色影像。如今，技术的发展完全不可同日而语！不论是专业的美工人员，还是对于如何正确调整像素位置一窍不通的门外汉，都能设计出影像。显示设备不只配备高级的电子组件，更有引人注目的美学设计和可移植性。数字显示技术使得彩色影像无处不在，客厅里视频管线所能达到的传输速率如今已接近令人难以置信的3301010b/s。那段烟味弥漫和充斥DOS影像的日子已经一去不复返，相当令人庆幸！行动产品视频发展历程回顾由于数字处理技术不断演进，崭新的个人计算世界才得以实现，进而引起大流量数据传输管线的需求。在投影技术主要采用CRT屏幕的年代，视

3、频数据大多被编码为模拟信号，并且在阻抗受到控制的环境中可达到绝佳的传输效果。但模拟显示器并不适用于便携式电子产品。直到液晶显示器的问世，便携设备才真正能显示视频，视频接口从此便完全数字化。对屏幕分辨率要求较低的小屏幕而言，CPU接口是最常见的解决方案。这只是一种从视频来源到显示器的平行数据总线，驱动的方式与内存总线相同。显示器内部的区域单元格缓冲器(local frame buffer)可支持速度相当慢的微处理器。第二代显示技术造就出彩色显示器，由于需要速度更快的数据管线，再加上体积外型日益缩小的手机设计，使得显示器成为适应性强和具吸引力的设计组件。再者，连接处理器与可旋转显示器的线路必须更少

4、、更快速。当时，有些公司运用数据串行化的概念来克服这一瓶颈，像是National Semiconductor的MPL技术，以及Fairchild的Serdes技术。它们的基本原理都是在图形来源附近安装离散发送器(序列器)，并且在显示器面板附近安装离散接收器(解序列器)。后者通常直接安装在软性印刷电路板(FPC)缆在线，而FPC将主运算处理板与显示器面板相互连接。这一系统的目标分辨率可达到QVGA等级，但色彩分辨率不超过16位/像素。有了先进的显示技术，便能够呈现更高的分辨率和更鲜明的色彩。其中的显示分辨率是QVGA的26倍，并高达24位/像素色彩分辨率，因此需要再次增加数据处理量。此时，区域单

5、元格缓冲器变得体积庞大且成本高昂，使用于笔记本电脑中的RGB视频接口便取代了原先的CPU接口。然而，与笔记本电脑相比，手机需要更长的待机和运作时间，也就需要比笔记本电脑技术更低功耗的解决方案。为了克服这个瓶颈，德州仪器将FlatLink3G技术导入该公司的OMAP应用处理器平台中，同时推出独立式发送器和接收器IC。此项技术的开发得到多家显示驱动器和面板设计厂商的支持，其他一些公司也采取类似的方法解决这个问题，例如，Qualcomm运用行动显示数字接口(MDDI)技术，视频电子标准协会(VESA)接着也采用MDDI。而Maxim决定使用独立式桥接解决方案，将缆线的数目减少为一条，只将频率嵌入于资

6、料中。现有的 CPU 接口序列器解决方案也开始提供RGB视频接口。最终，行动设备设计人员希望能找到一种方法，将发送器整合于绘图引擎，并且将接收器整合于显示器。图1 智能型手机使用离散序列器(发送)和解序列器 (接收)的实例只有少数解决方案(例如，MDDI和FlatLink3G)能真正达到这样的整合，几种同类型概念的产品都使用复杂的模拟设计技术(如MPL)，虽然能够降低功耗，但是要使之整合于标准CMOS发送器技术或高压显示驱动器技术则相当困难。有了上述全部技术后，却出现一个新的问题：系统设计人员如何在不同的厂商之间选择正确的组件，并将这些组件互相连接？这需要将所有技术相互整合的解决方案。为了解决

7、这个问题，囊括移动产业中大多数领导厂商的移动产业处理器接口(MIPI)联盟开发出显示串行接口(DSI)技术。这项技术将移动产品内的绘图引擎与显示器相互连接，同时结合CPU和RGB视频接口的优点。透过数据的封包化，DSI的功效变得相当强大，不但能协助发送器整合于应用处理器，且能将DSI接收器整合于显示驱动器。然而，DSI的离散桥接解决方案仍不甚理想，因为封包引擎相当昂贵，而且会增加更多功耗。FlatLink3G之类的专属替代方法就显得极具竞争优势，而且不需使用任何软件。.IT产品和视频处理器和ASIC厂商一直面临控制设备管脚数的问题，序列视频相互连接能让管脚数减少，这点极具吸引力。Intel率先

8、采用DVO输出而淘汰GPU输出并行总线，使得总线宽度减少将近50%。接着，Intel推出真正只需运用四条差动线路的串行接口SDVO。图像处理产业的一个重大瓶颈是显示器面板输入。如今几乎所有大型图像面板(指德州仪器的 FlatLink或National Semiconductor的PanelLink)都采用7:1数据压缩比的LVDS序列器。笔记本电脑显示器面板主要采用18位/像素的色彩分辨率。其中，使用三个差动数据线路和一条频率线路，将数据和其他三个同步信号传输至面板。监视器和电视面板需要各像素具有24位、30位甚至高达48位的色彩分辨率。这通常会运用相同的7:1 LVDS串行化技术，LVDS通

9、道的数量也会从四个差动对随之增加为五对、六对或七对。显示器面板有不同的色彩分辨率(16位和48位)，也有不同的屏幕分辨率(QVGA和FHD)。不断提高的面板分辨率能够转换为更为快速的像素时钟速率，而且需要更多的数据处理量。LVDS序列器能够以大约135MHz的像素频率速度达到最大的数据传输速率。为了达到更快速的时钟速率，像素传输可区分为奇、偶像素数据，并透过两个平行LVDS联结进行传输。目前最大的电视使用多达32个差动信号对，使得像素时钟速率达到540MHz成为可能，而处理如此大量的LVDS信号让EMI处理变得极具挑战性。虽然7:1 LVDS串行化架构被明确地限定为技术层级，不过仍相当受到欢迎

10、，有多种途径可取得这项技术。使用7:1 LVDS SERDES作为内部接口时，数字视频接口(DVI)则成为外部连接设备的对应。进行串行化之前，会先将数据编码。其中，采用的编码机制是最小化传输差动信号(TMDS)，这是Silicon Image所研发的技术。TMDS不只提供AC平衡信号，而且能够在提高时钟速率时降低数据线路的EMI。第三项类似的技术是高画质多媒体接口(HDMI)，HDMI将 DVI概念予以延伸，在TMDS信号加入音频和数据加密。LVDS串行化、DVI和HDMI都有一个重大的设计缺陷，就是像素频率信号与数据为并行传输。由于接收器使用此频率信号进行数据复原(DLL)，使得联结的设定和

11、控制时间变得极为重要，对于内建信号歪斜修正(deskew)功能的接收器，甚至会降低其最大数据传输速率。将时钟信号嵌入数据的序列器技术能够达到最高的数据传输速率，THine的V-by-One便是其中一例，然而专属性解决方案限制了这一技术的使用。DisplayPort(DP)成为未来PC业界优先采用的显示相互连接方式。DP是一种结合历史经验的开放技术，扩充性相当高，而且使用8B10B编码，具备数据扰频(data scrambling)、SSC、信道间信号歪斜修正及嵌入式计时等功能。DP能够提供低功耗且高处理量的低 EMI 视频接口。从去年起直接驱动显示器已开始采用DP，并且逐渐取代笔记本电脑的LV

12、DS显示连接。在2007年时，消费性电子产业对iPhone的成功以及UltraMobilePC激增的销售佳绩感到震撼，这些产品都是采用移动处理器来支持低功耗的PC引擎。显示器面板厂商如今正借由动态背光源的运用及OLED显示技术的提升来开发可降低功耗的解决方案。能够驱动大型彩色笔记本电脑面板的行动处理器即将实现，不过这让行动处理器设计人员不易选择正确的视频接口，因为驱动手机HDMI的需求正日益增加，而且DSI、HDMI、LVDS SERDES和DP之间开始出现相互重叠的现象。另外，透过光纤及无线连接进行视频传输的需求出现。不只影像画面需要无线连接，壁挂式超薄型LCD电视也同样需要。透过现有的设备

13、并利用MPEG译码来传输经过压缩的视频实属不易，尤其在大型电视屏幕上播放电影和视频更是如此。以往只有并行总线可用，如今大多数视频架构仍然使用低串行化密度，并维持像素频率与资料的平行。现在，改用频率嵌入于数据的完全优化序列联机终于开始出现，透过适应接收器的等化和传输预加重技术(transmit pre-emphasis)的使用，线路的数量将可进一步减少。未来趋势如何变化电视产业中Full HD高画质屏幕的发展趋势不容小觑，而且一般人都很乐意透过大型屏幕与朋友分享个人设备中的内容。之前，18位色彩和QVGA分辨率被误认为对便携式低功耗产品已经绰绰有余，如果忽视3D电影近期的成长或3D DLP电视的商业量产上市，将错过这一发展趋势。例如，梦工厂电影制作公司(D