同步时序电路

1、1第五章 时序逻辑电路第一节第一节 时序电路概述时序电路概述第二节第二节 同步时序电路的分析同步时序电路的分析第三节第三节 同步时序电路的设计同步时序电路的设计第四节第四节 异步时序电路异步时序电路22第四章 同步时序逻辑电路本章教学目标1. 理解理解时序电路的基本概念；时序电路的基本概念；2. 掌握同步时序电路的描述与分析；掌握同步时序电路的描述与分析；3. 掌握同步时序电路的设计；掌握同步时序电路的设计；4. 掌握异步时序电路的分析掌握异步时序电路的分析；5. 了解电平异步时序电路。了解电平异步时序电路。第五章 时序逻辑电路33第四章 同步时序逻辑电路第一节 时序电路概述一、一、组合电路与

2、时序电路的区别组合电路与时序电路的区别1. 组合电路：组合电路：电路的输出电路的输出只与电路的输入有关，只与电路的输入有关，与电路的与电路的前一时刻前一时刻的状态无关的状态无关2. 时序电路：时序电路：电路在某一给定时刻的输出电路在某一给定时刻的输出取决于该时刻电路的输入取决于该时刻电路的输入还取决于还取决于前一时刻电路的状态前一时刻电路的状态由触发器保存由触发器保存时序电路：时序电路：组合电路组合电路+触发器触发器电路的状态与电路的状态与时间时间顺序有关顺序有关44第四章 同步时序逻辑电路二、二、 时序电路的分类时序电路的分类1. 输出输出Z（tn）与现态）与现态Y（tn）及输入）及输入X（

3、tn）的关系分：）的关系分：Z（tn） =FY（tn）穆尔型（穆尔型（Moore）电路）电路FX（tn），），Y（tn）米莱型（米莱型（Mealy）2. 从控制时序状态的脉冲源来分：从控制时序状态的脉冲源来分：时序电路时序电路同步：同步：异步：异步：存储电路里存储电路里所有触发器所有触发器由一个由一个统一统一的时钟的时钟脉冲源控制脉冲源控制没有统一的时钟脉冲没有统一的时钟脉冲第一节 时序电路概述55第四章 同步时序逻辑电路第二节 同步时序电路分析写各触发器的写各触发器的控制函数控制函数写电路的写电路的输出函数输出函数写触发器的写触发器的状态方程状态方程作作状态转换表状态转换表及及状态转换图状态

4、转换图作作时序波形图时序波形图得到电路的逻辑功能得到电路的逻辑功能同同步步时时序序电电路路的的分分析析方方法法输入端的表达式，输入端的表达式，如如T、J、K、D组合电路的输出组合电路的输出特性方程特性方程描述输入与状态描述输入与状态转换关系的表格转换关系的表格画出画出时钟脉冲时钟脉冲作用下作用下的输入、输出波形图的输入、输出波形图6第五章 时序逻辑电路例：例：已知某同步时序电路的逻辑图，试分析电路的逻辑功能已知某同步时序电路的逻辑图，试分析电路的逻辑功能解：解：1.写出各触发器的控制函数和电路的输出函数写出各触发器的控制函数和电路的输出函数控制函数：控制函数：T1n = XnQ1nXT2n =

5、 XnQ1n输出函数输出函数:XQ1nQ2nZn = XnQ2nQ1n2.写状态方程写状态方程T触发器的状态触发器的状态方程为：方程为：nn1nQTQT Q nQT将将T1n、 T2n代入则得到代入则得到两个触发器的状态方程两个触发器的状态方程n1nn1nQXQX n1nQX n2n2n2n21n2QTQTQn2n1nn2n1nQQXQQX n1n1n1n11n1QTQT Q第二节 同步时序电路分析77第四章 同步时序逻辑电路第二节 同步时序电路分析3.作出电路的作出电路的状态转换表状态转换表及状态转换图及状态转换图描述输入与状态描述输入与状态转换关系的表格转换关系的表格现现 入入Xn现现 态

6、态Q2n Q1n现控制入现控制入T2n T1n次次 态态Q2n+1 Q1n+1现输出现输出Zn输入：输入信号、触输入：输入信号、触发器的输入及现态量发器的输入及现态量输出：触发器的次输出：触发器的次 态及组合输出态及组合输出Zn填表方法：填表方法：0 00 100001 01 111110 00 11 01 10 000 0Xn Q2n Q1n 所有组合所有组合求求T1nT2nZn 由状态方程由状态方程求求Q2n+1 Q1n+10 100 10 10 001 00 001 10 001 01 001 11 100 00 01T1n = XnT2n = XnQ1nZn = XnQ2nQ1nQ 1

7、n+1=Xn Q1nn2n1nn2n1nQQXQQX Q2n+1T1n = XnT2n = XnQ1nZn = XnQ2nQ1n88第四章 同步时序逻辑电路现现 入入Xn现现 态态Q2n Q1n现控制入现控制入T2n T1n次次 态态Q2n+1 Q1n+1现输出现输出Zn0 00 100001 01 111110 00 11 01 10 000 00 100 10 10 001 00 001 10 001 01 001 11 100 00 01由状态表绘出状态图由状态表绘出状态图转换条件转换条件转换方向转换方向000110111/01/11/0Xn/Zn1/00/00/00/00/0电路状态电

8、路状态第二节 同步时序电路分析99第四章 同步时序逻辑电路由状态图得电路的逻辑功能：由状态图得电路的逻辑功能：电路是一个可控模电路是一个可控模4计数器计数器X端是控制端，时钟脉冲作为计端是控制端，时钟脉冲作为计数脉冲输入。数脉冲输入。X=1 初态为初态为00时，时，实现模实现模4加计数加计数X=0时时保持原态保持原态 电路属于米莱型、可控模电路属于米莱型、可控模4计数器电路计数器电路输出不仅取决于电路本身的状态，而且也与输入变量输出不仅取决于电路本身的状态，而且也与输入变量X有关有关000110111/01/11/0Xn/Zn1/00/00/00/00/0第二节 同步时序电路分析1010第四章

9、 同步时序逻辑电路4. 作时序波形图作时序波形图初始状态初始状态Q2nQ1n为为00，输入，输入X 的序列为的序列为1111100111，X=1模模4加计数加计数X=0保持原态保持原态010010111000010010001010X=1模模4加计数加计数第二节 同步时序电路分析1111第四章 同步时序逻辑电路写各触发器的写各触发器的控制函数控制函数写电路的写电路的输出函数输出函数写触发器的写触发器的状态方程状态方程作作状态转换表状态转换表及及状态转换图状态转换图作作时序波形图时序波形图得到电路的逻辑功能得到电路的逻辑功能同同步步时时序序电电路路的的分分析析方方法法简单的电路可直接简单的电路可

10、直接绘出状态转换图绘出状态转换图无要求可不画无要求可不画第二节 同步时序电路分析1212第四章 同步时序逻辑电路例4.1 分析逻辑功能 第一步 列输出函数和控制函数的表达式 第二步建立状态转换表yKJKJx122111, 11313第四章 同步时序逻辑电路yKJKJx122111, 1输入x现 态Y2 y1激励函数（控制函数）次态J2，K2J1，K100 00 01 10 100 11 11 11 001 00 01 11 101 11 11 10 010 01112,nnyy222212ykyJyn1414第四章 同步时序逻辑电路第三步，作出状态表和状态图现 态Y2，Y1次态X=0X=10

11、00 11 01 11112,nnyy1515第四章 同步时序逻辑电路分析下面的电路，是几进制的计数器？1616第四章 同步时序逻辑电路第一步，写控制函数的表达式11,3,213122131KQQJQKJKQJ1717第四章 同步时序逻辑电路第二步，列状态表Q3 Q2 Q1 J3K3，J2K2，J1K1 0 0 0 0 1, 0 0, 1 1 0 0 1 0 0 1 0 1, 1 1, 1 1 0 1 0 0 1 0 0 1, 0 0, 1 1 0 1 1 0 1 1 1 1, 1 1, 1 1 1 0 0 1 0 0 0 1, 0 0, 0 1 0 0 0 1 0 1 0 1, 1 1, 0

12、 1 0 1 0 1 1 0 0 1, 0 0, 0 1 0 1 0 1 1 1 1 1 1 1 0 1 0 0 0111213nnnQQQ11,3,213122131KQQJQKJKQJ1818第四章 同步时序逻辑电路第三步，画出状态图1919第四章 同步时序逻辑电路4.4 同步时序路的设计设计方法设计方法状态转换表的简化状态转换表的简化同步时序电路设计举例同步时序电路设计举例设设计计方方法法给定逻辑功能给定逻辑功能写写原始状态图原始状态图原始状态表原始状态表状态简化得最小化状态表状态简化得最小化状态表状态编码状态编码选触发器类型，求选触发器类型，求控制函数、输出函数控制函数、输出函数画逻辑

13、电路图画逻辑电路图画出画出全状态图全状态图，检查设计，如不检查设计，如不符合要求，重新设计符合要求，重新设计21第五章 时序逻辑电路例：例：设计一设计一“011011”序列检测器，每当输入序列检测器，每当输入011011码时，对应码时，对应最后一个最后一个1 1，电路输出为，电路输出为1 1。解：解： 1. 1. 画出原始状态图（或称转移图）与原始状态表画出原始状态图（或称转移图）与原始状态表输入端输入端X：输入一串行随机信号输入一串行随机信号输出端输出端Z：当当X出现出现011序列时，序列时，Z=1；否则；否则Z=0ABCD1/00/00/01/10/00/01/01/0XS n01ABCD

14、B/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Zn4.4 同步时序路的设计2. 状态简化状态简化XS n01ABCDB/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Zn原始状态表原始状态表等价状态等价状态可以合并为一个状态可以合并为一个状态对任意输入，相对任意输入，相应的输出都相同应的输出都相同XS n01ABCB/0A/0B/0C/0B/0A/1Sn+1/Zn3. 状态编码状态编码00011011尽量采用尽量采用相邻代码相邻代码ABCQ1Q0-两个触发器状态两个触发器状态XQ1nQ0nQ1n+1Q0n+1/Zn0 00 10 11 001/000/001/010/001

15、/000/123第五章 时序逻辑电路4. 确定触发器类型，编写状态表，求控制函数及输出函数。确定触发器类型，编写状态表，求控制函数及输出函数。 触发器类型：触发器类型： 选选T触发器触发器 编写状态表：编写状态表：现现 入入Xn现现 态态Q1n Q0n现控制入现控制入T1 T0次次 态态Q1n+1Q0n+1现输出现输出Zn0000 00 11 01110 00 11 00000010 00 01 00 10 10 101001 10 01 0111）填）填X=0与与X=1时时电路的现态与次态，电路的现态与次态，及相应的现输出及相应的现输出2）填写相应的）填写相应的1、0的状态的状态根据现态与次

16、态根据现态与次态决定决定T值值同：同：T=0不同：不同：T=13）填）填1、0的卡诺的卡诺图，求函数的表达式图，求函数的表达式状态转换表状态转换表4.4 同步时序路的设计24第五章 时序逻辑电路表达式为：表达式为：011XQQT000XQQXT01QXQZ Q1Q0取取11组合的态未使用，在卡诺图中暂按无关项处理组合的态未使用，在卡诺图中暂按无关项处理根据化简时约束项的使用情况，反填状态表，得全状态表根据化简时约束项的使用情况，反填状态表，得全状态表T0： XQ1Q0为为111时，以时，以1对待对待XQ1Q0为为011时，以时，以0对待对待4.4 同步时序路的设计2525第四章 同步时序逻辑电

17、路现现 入入Xn现现 态态Q1n Q0n现控制入现控制入T1 T0次次 态态Q1n+1Q0n+1现输出现输出Zn0000 00 11 01110 00 11 00000010 00 01 00 10 10 101001 10 01 011状态转换表状态转换表4.4 同步时序路的设计2626第四章 同步时序逻辑电路0011 101 1现现 入入Xn现现 态态Q1n Q0n现控制入现控制入T1 T0次次 态态 Q1n+1Q0n+1现输出现输出Zn0000 00 11 01110 00 11 00000010 00 01 00 10 10 101001 10 01 011功能状态转换表功能状态转换表

18、11100100全全4.4 同步时序路的设计2727第四章 同步时序逻辑电路011XQQT000XQQXT01QXQZ 5. 画逻辑电路图画逻辑电路图4.4 同步时序路的设计2828第四章 同步时序逻辑电路6. 画全状态图画全状态图0011 101 1现现 入入Xn现现 态态Q1n Q0n现控制入现控制入T1 T0次次 态态Q1n+1Q0n+1现输出现输出Zn0000 00 11 01110 00 11 00000010 00 01 00 10 10 101001 10 01 011全功能状态转换表全功能状态转换表11100100000110110/00/00/00/01/01/01/01/1

19、4.4 同步时序路的设计 设设计计方方法法给定逻辑功能给定逻辑功能写写原始状态图原始状态图原始状态表原始状态表状态简化得最小化状态表状态简化得最小化状态表状态编码状态编码选触发器类型，求选触发器类型，求控制函数、输出函数控制函数、输出函数画逻辑电路图画逻辑电路图画出画出全状态图全状态图，检查设计，如不检查设计，如不符合要求，重新设计符合要求，重新设计3030第四章 同步时序逻辑电路4.4 同步时序电路的设计 例4.3 假设某同步时序电路的输入为x，其输出为z。X输入为一组按时间顺序排列的二进制代码，当输入序列为101时，输出Z为1，否则Z为0，试作出该电路的mealy型和moore型原始状态图

20、和状态表。3131第四章 同步时序逻辑电路4.4 同步时序电路的设计 解：设初态为S0；S0X=0X=1S1S0X=0X=1S1S2S0S3X=0X=1S1X=1X=0S2/S03232第四章 同步时序逻辑电路例4.4；例4.5现态次态/输出输出X=0X=1s0S0/0S1/0s1s2s3133第五章 时序逻辑电路4.4 同步时序路的设计1. 观察法简化观察法简化状态等价的状态等价的判别方法：判别方法：Sn+1/ZnXS n01ABCDB/0C/0E/1C/0D/0A/0E/1A/0EE/1C/0FG/1E/0GF/1E/0同样输入同样输入的条件下的条件下前提条件：输出必须相同，前提条件：输出

21、必须相同，然后看次态是否等价然后看次态是否等价1）次态相同或某些次态和各）次态相同或某些次态和各自的现态相同；自的现态相同；2）次态）次态交错交错如如F和和G，记为，记为F，G3）次态）次态互为隐含互为隐含条件条件A、C等价取决等价取决B、D，称，称B、D等价是等价是A、C等价的隐含条件等价的隐含条件同理，同理， A、C等价是等价是B、D等价的隐含条件等价的隐含条件A、C和和B、D互为隐含，互为隐含，A与与C、B与与D等价即等价即A，C，B、DB、E等价，记为等价，记为B、E关键找等价态关键找等价态3434第四章 同步时序逻辑电路4.4 同步时序路的设计由于由于B，E，而，而B，D，则，则D，

22、E。 称它们为称它们为等价类等价类相互等价状相互等价状态的态的集合集合将将B，D，E称为称为最大等价类。最大等价类。不被其它等价类所包含不被其它等价类所包含Sn+1/ZnXS n01ABCDB/0C/0E/1C/0D/0A/0E/1A/0EE/1C/0FG/1E/0GF/1E/0简化简化Sn+1/ZnXS n01ABB/0A/0B/1A/0FF/1B/0得得A，C、F，G、B，D，E简化的实质：简化的实质： 寻找所有的最大等价类，将等价态合并，寻找所有的最大等价类，将等价态合并，得最简状态表，以使设计电路最简得最简状态表，以使设计电路最简35第五章 时序逻辑电路4.4 同步时序路的设计2. 隐

23、含表法隐含表法简化简化系统的比较方法系统的比较方法X1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0 F/0C/1F/0E/1 A/0D/0D/0A/0F/0G/0G/0 A/0A/0B/1D/0E/1A/0S n+1/Zn例子例子ABCDEFGBCDEFGH第一步第一步 作隐含表作隐含表少尾少尾缺头缺头1）作隐含表）作隐含表2）顺序比较）顺序比较 BDAF DGAF AF DFAF BCAF DF BC BDBGAF DGAF BCDF 状态不等价填状态不等价填“ ”状态等价填状态等价填“ ”取决隐含条件的取

24、决隐含条件的-将条件填在格中将条件填在格中36第五章 时序逻辑电路第二步第二步 关连比较关连比较ABCDEFGBCDEFGH BDAF DGAF AF DFAF BCAF DF BC BDBGAF DGAF BCDF X1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0 F/0C/1F/0E/1 A/0D/0D/0A/0F/0G/0G/0 A/0A/0B/1D/0E/1A/0S n+1/Zn例子例子 继续检查填有隐含条件的那些方格。若检查发现所填继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足

25、，就在该方格内打的隐含条件肯定不能满足，就在该方格内打“” 4.4 同步时序路的设计3737第四章 同步时序逻辑电路ABCDEFGBCDEFGH BDAF DGAF AF DFAF BCAF DF BC BDBGAF DGAF BCDF 第三步第三步 寻找最大等价类寻找最大等价类未打未打“”的方格，都代表一个等价状态对的方格，都代表一个等价状态对得到全部等价对：得到全部等价对：A，FB，H、B，C、C，H全部最大等价类：全部最大等价类：A，F、B，C，H、D、E、G第四步第四步 状态合并，得最简状态表状态合并，得最简状态表用用A表示表示用用B表示表示构成等价类构成等价类B、C、H4.4 同步时

26、序路的设计3838第四章 同步时序逻辑电路第四步第四步 状态合并，得最简状态表状态合并，得最简状态表S n+1/ZnX1X2SnA00011110BDEGD/0D/0A/0A/0C/1D/0E/1 A/0D/0B/0A/0 A/0B/1A/0E/1 A/0G/0G/0 A/0A/0X1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0 F/0C/1F/0E/1 A/0D/0D/0A/0F/0G/0G/0 A/0A/0B/1D/0E/1A/0S n+1/Zn例子例子第三节 同步时序路的设计3939第四章 同步时序逻辑

27、电路例4.7现态次态/输出X=0X=1AC/0B/1BF/0A/1CD/0G/0DD/1E/0EC/0E/1FD/0G/0GC/1D/040第五章 时序逻辑电路4.4 同步时序路的设计2. 隐含表法隐含表法简化简化系统的比较方法系统的比较方法ABCDEFGBCDEFGH第一步第一步 作隐含表作隐含表少尾少尾缺头缺头1）作隐含表）作隐含表2）顺序比较）顺序比较状态不等价填状态不等价填“ ”状态等价填状态等价填“ ”取决隐含条件的取决隐含条件的-将条件填在格中将条件填在格中现态次态/输出X=0X=1AC/0B/1BF/0A/1CD/0G/0DD/1E/0EC/0E/1FD/0G/0GC/1D/0C

28、FXX4141第四章 同步时序逻辑电路4.4 同步时序路的设计例：例：设计一个模可变的同步递增计数器。当控制信号设计一个模可变的同步递增计数器。当控制信号0 0时为三进制计数器；时为三进制计数器；时为四进制计数器。时为四进制计数器。解：解： 1. 1. 列原始状态图列原始状态图设设输入控制端：输入控制端：输出端：输出端：1 1（三进制计数器的进位输出端）（三进制计数器的进位输出端）2 2（四进制计数器的进位输出端）（四进制计数器的进位输出端）00011011X/Z1，Z20/00/00/11/01/12. 2. 选触发器类型，求控制函数选触发器类型，求控制函数和输出函数和输出函数触发器类型：触

29、发器类型： D个数：个数：2触发器的激励表与原始状态图，触发器的激励表与原始状态图，作状态表作状态表1/01/0X4242第四章 同步时序逻辑电路4.4 同步时序路的设计01 1现现 入入X现现 态态Q1 Q0现控制入现控制入D1 D0次次 态态 Q1 Q00000 00 11 011110 00 10 11 00 001100 1000000现输出现输出Z1 Z2000001XQQQQD 01011XQQQD 001001 1000000状态转换表状态转换表全全0010 11 0001 01 01 10011化简时约束项均未使化简时约束项均未使用，按用，按“0”处理填入处理填入表中，得全状态

30、表表中，得全状态表4343第四章 同步时序逻辑电路XQQ Z011XQQ Z0124.4 同步时序路的设计01 1现现 入入X现现 态态Q1 Q0现控制入现控制入D1 D0次次 态态 Q1 Q00000 00 11 011110 00 10 11 00 001100 1000000现输出现输出Z1 Z200000101 1000000状态转换表状态转换表全全0010 11 0001 01 01 10011XQQQQD 01011XQQQD 0010控制函数：控制函数：输出函数：输出函数：4444第四章 同步时序逻辑电路3. 画出逻辑图画出逻辑图XQQQQD 01011XQQQD 0010XQQ

31、 Z011XQQ Z0124.4 同步时序路的设计4545第四章 同步时序逻辑电路4. 画出全状态图画出全状态图000110110/00/00/11/11/01/01/00/0电路是一个自启动电路，完成设计要求电路是一个自启动电路，完成设计要求4.4 同步时序路的设计使用使用EDA软件仿真平台软件仿真平台-Foundation 1.5 验证分析结果验证分析结果4646第四章 同步时序逻辑电路01 1现现 入入X现现 态态Q1 Q0现控制入现控制入D1 D0次次 态态 Q1 Q00000 00 11 011110 00 10 11 00 001100 1000000现输出现输出Z1 Z20000

32、0101 1000000状态转换表状态转换表全全0010 11 0001 01 01 100114747第四章 同步时序逻辑电路第四节 异步时序电路脉冲脉冲异步时序电路：异步时序电路：输入信号是脉冲信号输入信号是脉冲信号电平异步时序电路：电平异步时序电路：输入信号是电平输入信号是电平本节主要介绍本节主要介绍该电路的分析该电路的分析例：例：分析图示时序电路分析图示时序电路解：解： 该电路是异步该电路是异步注：注：异步电路的分异步电路的分析应考虑时钟信号析应考虑时钟信号分分类类4848第四章 同步时序逻辑电路1. 1. 各触发器的控制函数和时钟方程各触发器的控制函数和时钟方程20QJ 1K01KJ

33、11102QQJ 1K2CPCPCP2001QCP 2. 2. 各触发器的状态方程各触发器的状态方程当时钟脉冲当时钟脉冲 跳变沿跳变沿到来时，方程成立到来时，方程成立无时钟，保持原态无时钟，保持原态)QKQJ (Qn00n001n00CPCPQQn0n2)QKQJ (Qn11n111n11CP1n1CPQ2n22n221n2CP)QKQJ (QCPQQQn0n1n2第四节 异步时序电路4949第四章 同步时序逻辑电路3. 态序表态序表)QKQJ (Qn00n001n00CPCPQQn0n2)QKQJ (Qn11n111n11CP1n1CPQ2n22n221n2CP)QKQJ (QCPQQQn0n1n2计数脉冲计数脉冲CPQ2Q1Q0CP2CP1CP0000000010011102010111301111041001115000110“1”表示表示有有时钟跳变沿时钟跳变沿“0”表示表示无无时钟跳变沿时钟跳变沿模模5异步异步计数器计数器第四节 异步时序电路5050第四