微处理器系统结构与嵌入式系统设计：第12章 系统级芯片 (SOC) 技术

1、第十二章系统级芯片 (SOC) 技术系统知识 (硬件与软件)电路设计知识 (DAC、ADC 等)制造工艺知识(90nm, 65nm, 45nm)晶圆工艺知识(300mm 晶圆)A/DA/D数字射频处理器数字滤波与控制混合信号处理器 数字 基带混合信号处理器软硬件协同设计设计及验证技术IP核生成和复用技术超深亚微米工艺及纳米IC设计技术2022/7/162/ 533SoC的片内总线片上总线特点简单高效结构简单：占用较少的逻辑单元时序简单：提供较高的速度接口简单：降低IP核连接的复杂性灵活，具有可复用性地址/数据宽度可变、互联结构可变、仲裁机制可变功耗低信号尽量不变、单向信号线功耗低、时序简单片内

2、总线标准ARM的AMBA 、IBM的CoreConnectSilicore的Wishbone、Altera的Avalon4ARM的AMBA: Advanced Microcontroller Bus Architecture先进高性能总线AHB （Advanced High-performance Bus）适用于高性能和高吞吐设备之间的连接，如CPU、片上存储器、DMA设备、DSP等先进系统总线ASB（Advanced System Bus）适用于高性能系统模块。与AHB的主要不同是读写数据采用了一条双向数据总线先进外设总线APB（Advanced Peripheral Bus）适用于低功耗外

3、部设备，经优化减少了功耗和接口复杂度适合较复杂的应用，需要遵守较简单的操作协议；拥有众多的第三方支持AMBA总线56AMBA2.0总线结构图高性能ARM核高性能片上RAM高性能DMAC核高带宽片外存储器接口桥键盘UARTTimerPIOAHB or ASBAPB7IBM CoreConnect处理器局部总线PLB（Processor Local Bus）高带宽、低延迟、高性能连接高速CPU核、高速MEM控制器、高速DMAC等高性能设备片内的外设总线OPB（On-chip Peripheral Bus）连接低性能设备，减少其对PLB的性能影响通过OPB桥实现PLB主设备和OPB从设备的数据传输设

4、备控制寄存器总线DCR（Device Control Register）用于配置PLB设备和OPB设备的状态寄存器和控制寄存器减轻PLB总线在低性能状态下的负荷方案完整，但一般用于高性能系统设计中（如工作站），不太适合简单的嵌入式系统应用8CoreConnect总线结构框图Embedded System高性能CPU核高速存储器仲裁DMAC核外部总线结构接口OPB 桥KeyboardUARTTimerPIOPLBOPBDCR9Silicore的Wishbone定义了一条高速总线的信号和总线周期。在复杂系统中可采用两条Wishbone总线分别连接高速和低速设备，两条总线之间的接口简单提供了4种互连

5、方式：两个IP核的点到点连接；多个串行IP核的数据流连接；多个IP核的共享总线连接、高吞吐量的交叉开关完全免费，开发性强；结构简单、互连灵活；通常应用于简单的嵌入式控制器和一些高速系统中，但对高性能系统的支持不够10Altera的Avalon主要用于Altera公司的NIOS软核系统中实现SOPC规定了主设备和从设备之间进行连接的端口和通信时序，配置简单，可由EDA工具（SOPC Builder）快速生成采用从设备仲裁技术，允许多个主设备真正同步操作，优化了数据流，提高了系统的吞吐量11Avalon的交换式总线结构SRC EQU0 x30000000DST EQU0 x30001000AREA copy,CODE,READONLYLDR R0, =SRCLDR R1, =DSTMOV R2, #0 x500LOOP:LDR R3, R0, #4STR R3, R1, #4SUBS R2, #4BHI LOOPMOV PC, LR以上为一次复制需要的语句。SRC EQU0 x30000000DST EQU0 x30001000AREA copy,CODE,READONLYLDR R0, =SRCLDR R1, =DSTMOV R2, #0