苏大arm cortex-m4kinetis光盘sd fsl k60分章阅读k60rev6ch38pdb中文

1、第 38 章 可编程延时模块（Programmable Delay Block，PDB）注意：有关此模块的特定的实现详细信息实例，请参阅配置一章。38.1 概述PDB 可以为或外部触发源提供可控制的延时，可以为 ADC 的硬件触发输入或为 DAC 的产生提供可编程的间隔。这样就可以为 ADC 转换和 DAC 输出的完成提 确的时间。PDB 模块还可以提供脉冲输出，就跟 CMP 模块中的采样窗口一样。38.1.1 特性多达 15 种输入触发中断源和多达 8 路的可配置 PDB 通道一个 PDB 模块对应一个 ADC触发中断源为每个 PDB 通道 ADC 触发器选择一个触发器输出的 ADC器和多达

2、 8 个预输出每个输出有一个 16 位的延时寄存器可选的旁路电阻运行模式有单次触发模式和连续模式背靠背模式，可以使得 ADC 转换完成后触发下个 PDB 通道可编程的延时中断顺序错误中断每个触发器有一个通道标志和一个顺序错误标志支持 DMA硬件触发3高达 8 路的 DAC触发源每个 DAC 模块有一个触发输出每个 DAC 触发输出有一个 16 位的可选旁路延迟时间间隔触发寄存器可选的外部触发源4高达 8 路的脉冲输出脉冲输出可以独立的使能或脉宽可调延时寄存器注意：PDB 的数量的输入和输出出发是与特定配置信息。有关的。详细信息请参阅38.1.2 实现下面的字母表示触发数量：1N-总的可用的 P

3、DB 通道数2n-PDB 通道号，范围 0N-13M-每个 PDB 通道的总得可用的触发器4m-触发号，范围 0M-15X-总的 DAC触发数量6x-DAC触发号，范围 0X-17Y-总的脉冲输出8y-脉冲输出号，范围 0-Y-1注意：模块输出的数量触发的是与特定的。输出触发执行的模块，请参阅配置信息。背靠背的确认连接PDB 背靠背操作确认连接是与具体说明。DAC 外部触发输入连接有关的。关于实现，参考配置DAC 的外部触发输入连接的实现是与具体说。有关的。详情参考配置38.1.5结构图图 38-1 PDB 结构图38.1.6运行模式PDB 的 ADC 触发器选择以下模式运行：模式：假如 PD

4、B 没有以可选模式的背靠背方式运行，则计数器关闭，并且所有触发输出为低电平。调试模式：当处理器处于调试模式时，计数器暂停计数，为 DAC 触发器计数的计数器在调试模式下也被暂停计数。使能单次触发模式：使能计数器，当输入触发源的上升沿电平有跳变或者通过触发将 SCSWTRIG置位时，计数器从零开始计数。在每个通道中，一个被使能的预触发器一次预触发器输出入事件；无论何时任何一个预触发器被，这个触发器的输出都要。使能连续模式：计数器使能而且从零计数。当计数器到达模数寄存器的值时，从新归零计数。这使源源不断的预触发器 /触发器的输出作为一个单一的触发输入事件。使能旁路：当输入触发源电平上升沿跳变，或者

5、将 SCSWTRIG置位时，预触发和输入触发将立即响应，这就是旁路延时寄存器。有可能旁路任何一个或多个延时寄存器；因此这个模式可以用于单次触发模式或者连续模式。38.2 PDB 信号描述表 38-1 PDB 信号描述38.3器地址映像和寄存器定义FTMx器绝对地址（十六进制）寄存器名宽度（位）权限复位值章节/页4003_6000控 制 和 状 态 寄 存 器(PDB0 SC)32R/W0000_0000h38.3.1/9174003_6004模块寄存器(PDB0_MOD)32R/W0000_Fh38.3.2/9194003 6008计数器(PDB0 CNT)32R0000 0000h38.3.

6、3/9204003_600C中 断 延 迟 寄 存 器(PDB0_IDLY)32R/W0000_Fh38.3.4/9204003_6010通道 n 控制寄存器 1(PDB0 CH0C1)32R/W0000_0000h38.3.5/9214003_6014通道 n 状态寄存器 (PDB0_CH0S)32R/W0000_0000h38.3.6/9224003_6018通道 n 延迟 0 寄存器(PDB0_CH0DLY0)32R/W0000_0000h35.3.7/9234003_601C通道 n 延迟 1 寄存器(PDB0_CH0DLY1)32R/W0000_0000h38.3.8/9234003

7、_6038通道 n 控制寄存器 1(PDB0 CH1C1)32R/W0000_0000h38.3.5/9214003_603C通道 n 状态寄存器 (PDB0_CH1S)32R/W0000_0000h38.3.6/9224003_6040通道 n 延迟 0 寄存器(PDB0 CH1DLY0)32R/W0000_0000h38.3.7/9234003_6044通道 n 延迟 1 寄存器(PDB0_CH1DLY1)32R/W0000_0000h38.3.8/923信号描述I/OEXTRG外部输入触发源，如果使能 PDB 而且外部输入触发源被选中时，EXTRG 引脚上升沿电瓶跳变会使计数器重新计数I

8、38.3.1 状态和控制寄存器（PDBx_SC）PDBx_SC 位描述位描述31-20：预留预留，只读，值为 019-18：LDMOD装载模式选择LDOK 置位后，此字段用来选择 MOD、IDLY、ChnDlym、x 和 POyDly 寄存器的值 00 当 LDOK 置位时，寄存器的值立即从缓冲装载01 LDOK 置位后，寄存器的值会在 PDB 计数器的值到达 MOD 寄存器的值后装载缓冲区的值LDOK 置位后，寄存器的值会在检测到输入触发事件后装载缓冲的值LDOK 置位后，寄存器的值会在 PDB 计数器的值到达 MOD 寄存器的值后或者检测到输入触发事件后装载缓冲的值17：PDBEIEPDB

9、 顺序错误中断使能位中断使能中断16：SWTRIG触发当使能 PDB 而且选择触发作触发源时，该位置 1 会使计数器从新计数。写 0 无效。读为 015：DMAENDMA 使能位 01 使能14-12：PRESCALER预分频选择位计数使用外设时钟除以所选择的 MULT 的乘法因子。计数使用外设时钟除以 2 倍的所选择的 MULT 乘法因子。计数使用外设时钟除以 4 倍的所选择的 MULT 乘法因子。计数使用外设时钟除以 8 倍的所选择的 MULT 乘法因子。计数使用外设时钟除以 16 倍的所选择的 MULT 乘法因子。计数使用外设时钟除以 32 倍的所选择的 MULT 乘法因子。计数使用外设

10、时钟除以 64 倍的所选择的 MULT 乘法因子。计数使用外设时钟除以 128 倍的所选择的 MULT 乘法因子。4003_6150间隔触发器 控制寄存器(PDB0_DACC0)32R/W0000_0000h38.3.9/9244003_6154DAC 间隔 n 寄存器 (PDB0_DAC0)32R/W0000_0000h38.3.10/9244003_6158DAC 间隔触发器 n 控制寄 存 器 (PDB0 DAC C1)32R/W0000_0000h38.3.9/9244003_615CDAC 间隔 n 寄存器 (PDB0_DAC1)32R/W0000_0000h38.3.10/9244

11、003_6190脉冲输出 n 使能寄存器(PDB0_PO0EN)32R/W0000_0000h38.3.11/9254003_6194脉冲输出 n 延迟寄存器(PDB0_PO0DLY)32R/W0000_0000h38.3.12/92538.3.2 模数寄存器（PDBx_MOD）11-8：TRGSEL输入触发源选择为 PDB 选择输入触发源。输入触发源可以是或者外部触发源，或者触发。 0000 中断源 00001 中断源 10010 中断源 20011 中断源 30100 中断源 40101 中断源 50110 中断源 60111 中断源 71000 中断源 81001 中断源 91010 中

12、断源 101011 中断源 111100 中断源 121101 中断源 131110 中断源 141111中断7：PDBENPDB 使能位计数器计数器使能6：PDBIFPDB 中断标志位当计数器的值等于 IDLY 寄存器的值时，此位置位。写 0 清除。5：PDBIEPDB 中断使能这一位使能 PDB 中断。当此位被置位且 DMAEN 被清除时，PDBIF 会产生一个中断 01 使能4：预留预留，只读，值为 03-2：MULT倍频因子选择位 00 倍频因子为 101 倍频因子为 10倍频因子为 20倍频因子为 401:CONT连续模式使能位单次触发模式连续模式0：LDOK装载数据 OK 位写 1

13、 可以让缓冲装载寄存器 MOD、IDLY、ChnDlym、x 和 POyDly 的值。MOD、 IDLY、ChnDlym、x 和 POyDly 可以通过 LDMOD 发挥作用。LOCK 位值置 1 后，在缓冲区的上的值无效且不能被写入缓冲区，直到缓冲区中的值被加载到其寄存器。只有当 pdben 被设置或者在它被写一的同时，LOCK 才能被写入。当缓冲区的值被加载到寄存器或者 PDBEN 被清零时，LOCK 是自动被清除的。置 0 对其无影响。PDBx_MOD 位寄存器38.3.3T）计数寄存器（T 位描述38.3.4中断延时寄存器（PDBc_IDLY）PDBc_IDLY 位描述38.3.5通道

14、n 控制寄存器 1（PDBx_CHnC1）每个通道都有一个控制寄存器，CHnC1。这几位控制 PDB 的功能。PDBx_CHnC1 位描述位描述31-24：预留预留，只读，值为 023-16：BBPDB 通道预触发背靠背操作使能位这些位启用 PDB ADC 预触发器作为背对背的模式。只有低 M 预触发位在此 MCU中实现。背靠背的操作使完整的 ADC 转换到触发器下一步的 PDB 通道 预触发器位描述31-16：预留预留，只读，值为 015-0：IDLYPDB 中断延时寄存器这些位指定计划的 PDB 中断延迟值。它可以被用来计划在某些时刻 PDB 周期的独立中断。如果启用，当计数器是等于 ID

15、LY 时，PDB 生成中断，。阅读这些位返回有效的 寄存器的值当前的 PDB 的周期。位描述31-16：预留预留，只读，值为 015-0：CNT只读，值为当前计数器的值位描述31-16：预留预留，只读，值为 015-0：MODPDB 模值这些为确定了计数器的周期，当计数器到达这个值时，归零。当 PDB 位连续模式时，重新计数。可读这些位返回的当前周期的 PDB 有效的寄存器的值。38.3.6通道n 状态寄存器（PDBx_CHnS）PDBx_CHnS 位描述38.3.7通道n 延时寄存器 0（PDBx_CHnDLY0）PDBx_CHnDLY0 位描述38.3.8通道n 延时寄存器 1（PDBx_

16、CHnDLY1）位描述31-16：预留预留，只读，值为 015-0：DLYPDB 通道延时值。这些位指定的通道对应 预触发器的延迟值。预触发器当计数器的值等于 DLY。阅读这些位返回是有效的寄存器的值在当前的 PDB 周期。位描述31-24:预留预留，只读，值为 023-16：CFPDB 通道标志当 PDB 计数器与 CHnDLYm 匹配时 CFm被置位。写 0 清除15-8：预留预留，只读，值为 07-0：ERRPDB 通道顺序错误标志PDB 通道相应的预触发器测顺序错误PDB 通道相应的预触发器检测顺序错误。可以通过 pre-trigger 从 PDB 通道 n 的转换触发一个 块。当一个

17、转换，它由触发 PDB 通道 n，来自于 pre-triggers的一个是在运行，则新的触发器，从 PDB 通道不能接受相应的预触发器 m 的，并设置 ERR m。写作 1 是清除序列错误标志。和触发器输出，使 ADC 转换可以触发下一组配置和结果寄存器。在背靠背连接链之前，应用程序代码必须仅仅启用背靠背的在 PDB 预触发操作。01 使能15-8：TOSPDB 预触发输出选择位这些位用来选择 PDB 的 ADC 预触发输出。PDB 通道响应的预触发进入旁路模式。当输入触发源被检测到上升沿或者选择为触发模式且 SWTRIG 写 1 之后，再过一个外设时钟周期，预触发器会响应当输入触发源被检测到

18、上升沿或者选择为触发模式且 SWTRIG 写 1 之后，且计数器到达通道的延时寄存器值加一个外设时钟周期之后，预触发器会响应7-0：ENPDB 通道预触发使能位PDB 通道响应的预触发器PDB 通道响应的预触发器使能PDBx_CHnDLY1 位描述38.3.9 DAC 间隔触发器控制寄存器n（）位描述38.3.10 DAC 间隔寄存器 n（PDBx_DACn）PDBx_DACn 位描述38.3.11 脉冲输出使能寄存器n（PDBx_POnEN）位描述31-16：预留预留，只读，值为 015-0：DAC 间隔时间这些位指定 DAC 间隔触发器的时间间隔值。当 DAC 间隔计数器等于 DAC 时

19、DAC 间隔触发器触发 DAC 1:0 更新。可读这些位返回的 寄存器的目前 PDB周期有效的值。位描述31-2：预留预留，只读，值为 01：EXTDAC 外部输入触发使能位该位使能 DAC 间隔计数器的外部触发DAC 外部输入触发。DAC 间隔计数器复位并开始计算上升沿检测选定的触发输入源或触发被选中及 SWTRIG 置 1 。DAC 外部输入触发使能。跳过 DAC 间隔计数器和 DAC 外部触发输入触发 DAC间隔触发器。0：TOEDAC 间隔触发使能位该位使能 DAC 间隔触发。01 使能位描述31-16：预留预留，只读，值为 015-0：DLYPDB 通道延时值。这些位指定相应通道的预

20、触发的延迟值。预触明当计数器等于 DLY 的时，可读这些位返回的寄存器的目前 PDB 周期有效的值。PDBx_POnEN 位描述38.3.12 脉冲输出延时寄存器n（PDBx_POnDLY）PDBx_POnDLY 位描述功能描述PDB 预触发器和触发器输出PDB 模块包括一个输出可以与几个不同数值比较的计数器。若使能 PDB，触发事件可以使计数器复位计数。触发输入事件定义为：对于每个通道，延时 m 决定了输入触发开始到预触发输出信号改变的时间。定义如下：输入事件到预触发 m=（晶振频率*倍频因子*延时 m）+2 个外设时钟周期。增加一个额外的外设时钟周期来决定通道触发输出改变的时间。每个通道与

21、一个 ADC 相关。PDB 通道 n 预触发输出从 0 到 M 和触发输出与 ADC 硬件触发器相连。预触发用于在实际触发之前预处理 ADC 模块。该 ADC包含 M 集的配置和结果寄存器，允许它在-pong 方式运行，交替 M 个不同的模拟之间的转换来源。当预触发 m 被，及设置 m 配置和结果寄存器触发ADC 转换的时，预触发输出用于指定进行下一个信号的采样。下面的波形阐明了 PDB 通道 n 的预触发和触发。延时时间可以单独在CHnDLYm 寄存器中设置。预触发可以在 CHnC1ENm中使能或。位描述31-16：DLY1PDB 脉冲输出延时 1这些位用来确定 PDB 脉冲输出延时 1 的

22、值。当 PDB 计数器等于 DLY1 时，脉冲输出高。可读这些位返回的寄存器的目前 PDB 周期有效的值。15-0：DLY2PDB 脉冲输出延时 2这些位用来确定 PDB 脉冲输出延时 2 的值。当 PDB 计数器等于 DLY2 时，脉冲输出高。可读这些位返回的寄存器的目前 PDB 周期有效的值。位描述31-8：预留预留，只读，值为 07-0：POENPDB 脉冲输出使能这些位使能脉冲输出。在此 MCU 中只能实现低 Y 位。01 使能图 38-54 预触发和触发输出当 CHnC1TOSm被清零时，CHnDLYm 寄存器的延时可以选择为旁路。在这种情况下，当触发输入事件发生时，预处理 m 会在

23、两个时钟周期后开始。PDB 可以配置为背靠背（B2B）操作模式。B2B 模式可以使 ADC 转换完成触发后继续下一个预触发和触发输出，这样 ADC 转换可以在下一个配置和结果寄存器集中触发。当 B2B 由 CHnC1BBm使能时，延时 m 被忽略，预触发会在确认 m 只有收到的 2 个外设时钟周期后开始。当 ADC 转换正在进行而且SC1COCO没有设置时，来自 PDB 通道 n的预触发 m 不会被ADC 转换时，一个接受。因此，每次 PDB 通道 n 预触发和触发输出开始SC1COCO时，这个锁被停的与预触发相关的锁就会被激活。当的相应位被置位或者相应的 PDB 预触发被或者 PDB 被止。

24、当任意一个通道的预触发锁被激活时，通道 n 的触发输出被抑制。如果当通道 n 中有激活的锁时，新的预触发会开始，那么寄存器 CHnSERRm相应的的标志位会被置位。如果 SCPDBEIE被置位，顺序错误中断会产生。因为延时 m被设置得太短而且预触发 m 在 ADC 转换完成之前触发，所以会发生顺序错误。当 PDB 计数器到达 IDLY 寄存器的值时，SCPDBIF标志会被置位。若 SCPDBIE被置位且 SCDMAEN被清除时，PDB 会产生中断。若 SCDMAEN被置位，当 SCPDBIF被置位时，则 PDB 需要一个 DMA 传输。MOD 寄存器中的值，用于在计数结束后复位计数器到 0。若

25、 SCCONT被置位时，计数器会重新开始计数。另外，计数会停止直到下次输入触发事件发生。38.4.2 PDB 触发输入源选择PDB 有多达 15 个的输入触发源，叫做 Trigger-In 0 到 14。他们连接到片上或片下事件源。通过 SCSWTRIG，PDB 可以设置为38.4.3 DAC 触发间隔输出PDB 可以产生间歇的触发，以更新 DAC 的输出周期。如果 DAC触发。CxEXT被清除，当输入触发发生时，DAC 的间隔计数器 x 会被重新开始计数。当间隔计数器 x 等于 DACx 寄存器设置的值时，DAC 间隔触发器 x 会输出一个脉宽一个外设时钟周期的脉冲来更新 DACx。如果 D

26、ACCxEXT被置位，DAC间隔计数器会被旁路，而且在检测到 DAC 外部输入触发有上升沿之后间隔触发器 x 会输出一个脉冲。通过清 DACCxTOE可以计数器和间隔触发器。当 PDB 计数器到达 MOD 寄存器的值时，DAC 间隔计数器也会复位，因此当 PDB 计数器归零时，DAC 间隔计数也会从新开始。归结在一起，DAC 间隔触发脉冲和 ADC 预触发/触发脉冲允许 DAC 更新时间和 ADC 测量时间非常准确。图 38-55 PDB 的ADC 触发器和DAC 间隔触发器使用样例脉冲输出PDB 可以输出宽度可配置的脉冲。当 PDB 计数器到达 POyDLYDLY1的值时，脉冲输出为高；当计数器到达 POyDLYDLY2的值时，脉冲输出为低。 POyDLYDLY2可以比 POyDLYDLY1高，也可以低。由于 PDB 的计数器被 ADC 预触发/触发输出和脉冲输出共享，因此他们有共同的时间基准。更新延时寄存器下面