组合逻辑电路练习题和答案

1、9/9第2章习题一、单项选择题若在编码器中有50个编码对象，则输出二进制代码位数最少需要（B）位。A）5B）6C）10D）502.一个16选1的数据选择器，其选择控制（地址）输入端有（C）个，数据输入端有（D）个，输出端有（A）个。A）1B）2C）4D）16一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（D）的值。A）1B）0C）D4D）D54.一个译码器若有100个译码输出端，则译码输入端最少有（C）个。A）5B）6C）7D）85.能实现并-串变换的是（C）。A）数值比较器B）译码器C）数据选择器D）数据分配器6.能实现1位二进制带进位加法运算的是（B）。A）

2、半加器B）全加器C）加法器D）运算器7.欲设计一个3位无符号数乘法器（即及（D）位输出信号。33），需要（）位输入A）3，6B）6，3C）3，3D）6，68.欲设计一个8位数值比较器，需要（）位数据输入及（B）位输出信号。A）8，3B）16，3C）8，8D）16，164位输入的二进制译码器，其输出应有（A）位。A）16B）8C）4D）1二、判断题在二十进制译码器中，未使用的输入编码应做拘束项办理。（）编码器在任何时辰只能对一个输入信号进行编码。（）优先编码器的输入信号是相互排斥的，不容好多个编码信号同时有效。（）4.编码和译码是互逆的过程。（）共阴发光二极管数码显示器需采用有效输出为高电平的七

3、段显示译码器来驱动。（）6.3位二进制编码器是3位输入、8位输出。（）组合逻辑电路的特点是：任何时辰电路的牢固输出，不过取决于该时辰各个输入变量的取值，与电路原来的状态没关。（）半加器与全加器的差异在于半加器无进位输出，而全加器有进位输出。（）串行进位加法器的优点是电路简单、连接方便，而且运算速度快。（）二进制译码器的每一个输出信号就是输入变量的一个最小项。（）竞争冒险是指组合电路中，当输入信号改变时，输出端可能出现的虚假信号。（）三、综合题1以以下图逻辑电路是一个什么电路，当A3A0输入0110，B3B0输入1011，Cin输入1时，Cout及S3S0分别输出什么A3B3A2B2A1B1A0

4、B0Cout+Cin+S3S2S1S0答：图中所示电路是4位串行进位全加器电路Cout=1，S3S2S1S0=00012使用门电路设计一个4选1的数据选择器，画出逻辑图。解：4选1数据选择器有4个数据输入端（D0D1D2D3），2个选择输入端（S1S0），1个数据输出端（Y）。真值表以下：DSSY10D00D00D101D1D210D2D311D3逻辑表达式：YD0S1S0D1S1S0D2S1S0D3S1S0逻辑图如右图所示。3请设计一个简单的二十进制编码器（采用余3码编码）。注：编码规则见课本P12表1-1。IY3Y2Y1Y0I00110I01001I01012I01103I01114I10

5、005I10016I10107I10118I1100解：设10个信号输入9端分别为（I0I9），4个编码输出端分别为（Y3Y0），依照余3码编码表：可得输出表达式：Y3=I5+I6+I7+I8+I9Y2=I1+I2+I3+I4+I9Y1=I0+I3+I4+I7+I8Y0=I0+I2+I4+I6+I8逻辑图如右图所示。4利用门电路设计一个1路-4路数据分配器。数据分配器的功能与数据选择器功能相反，相当于一个1路-多路的开关，可以实现数据的串-并变换。1路-4路数据分配器的结构表示图以以下图，其功能是将输入的数据选通送至4个输出中的一个。当S1S0=00时，Y0=D；当S1S0=01时，Y1=D；当S1S0=10时，Y2=D；当S1S0=11时，Y3=D。真值表：DSS0123YYYY10D00D000D010D00D1000D0D11000DY0DS1S0表达式：Y1DS1S0Y2DS1S0Y3DS1S0逻辑图