单片机存储器的扩展

1、单片机存储器的扩展第1页，共98页，2022年，5月20日，2点44分，星期二4.1 系统扩展概述 4.1.1 最小应用系统 单片机系统的扩展是以基本的最小系统为基础的, 故应首先熟悉最小应用系统的结构。 实际上, 内部带有程序存储器的8051或8751单片机本身就是一个最简单的最小应用系统,许多实际应用系统就是用这种成本低和体积小的单片结构实现了高性能的控制。 对于目前国内较多采用的内部无程序存储器的芯片8031来说, 则要用外接程序存储器的方法才能构成一个最小应用系统。 第2页，共98页，2022年，5月20日，2点44分，星期二 1. 片内带程序存储器的最小应用系统 片内带程序存储器的8

2、051、 8751本身即可构成一片最小系统, 只要将单片机接上时钟电路和复位电路即可, 同时 接高电平, ALE、 信号不用, 系统就可以工作。 如图41(a)所示该系统的特点如下: (1) 系统有大量的I/O线可供用户使用: P0、 P1、 P2、 P3四个口都可以作为I/O口使用。 (2) 内部存储器的容量有限, 只有128 B的RAM和4 KB的程序存储器。 第3页，共98页，2022年，5月20日，2点44分，星期二 (3) 应用系统的开发具有特殊性, 由于应用系统的P0口、 P2口在开发时需要作为数据、 地址总线, 故这两个口上的硬件调试只能用模拟的方法进行。 8051的应用软件须依

3、靠厂家用掩膜技术置入, 故一般只适用于可作大批量生产的应用系统。 2. 片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时, 必须在片外扩展程序存储器。 由于一般用作程序存储器的EPROM芯片不能锁存地址, 故扩展时还应加1个锁存器, 构成一个3片最小系统, 如图41(b)所示。 该图中74LS373为地址锁存器, 用于锁存低8位地址。 第4页，共98页，2022年，5月20日，2点44分，星期二 图41 MCS51系列最小化系统 第5页，共98页，2022年，5月20日，2点44分，星期二 4.1.2 系统扩展的内容与方法 1. 单片机的三总线结构 当单片机最小系统不能

4、满足系统功能的要求时, 就需要进行扩展。 为了使单片机能方便地与各种扩展芯片连接, 常将单片机的外部连线变为一般的微型计算机3总线结构形式。 对于MCS-51系列单片机, 其3总线由下列通道口的引线组成: 地址总线: 由P2口提供高8位地址线, 此口具有输出锁存的功能, 能保留地址信息。 由P0口提供低8位地址线。 数据总线: 由P0口提供。 此口是双向、 输入三态控制的8位通道口。控制总线：第6页，共98页，2022年，5月20日，2点44分，星期二 控制总线: 扩展系统时常用的控制信号为: ALE地址锁存信号, 用以实现对低8位地址的锁存。 片外程序存储器取指信号。 片外数据存储器读信号。

5、 片外数据存储器写信号。 EA 内外程序存储器的选择信号,(低电平有效） 图42为单片机扩展成3总线结构的示意图。 这样一来, 扩展芯片与主机的连接方法同一般3总线结构的微型计算机就完全一样了。 对于MCS-51系列单片机而言, Intel 公司专门为它们配套生产了一些专用外围芯片, 使用起来就更加方便。 第7页，共98页，2022年，5月20日，2点44分，星期二图42 单片机的3总线结构形式 详细第8页，共98页，2022年，5月20日，2点44分，星期二外部扩展的器件挂在3总线上地址总线是由CPU发向外部存储器和一些I/O接口。16位，64K范围控制总线有CPU发向外部存储器和一些I/O

6、接口，还有外部器件给CPU提供的状态的信号。是双向的数据总线也是双向的，RAM即可以读也可以写，ROM只能读。总线是连接各部件的公共线。单片机64K寻址空间，需要16根地址线P0口复用线，低8位地址线，也是数据线复用技术：增加一个锁存器第9页，共98页，2022年，5月20日，2点44分，星期二锁存器入口8位，出口8位，出口的线和外部芯片的引脚相连。ALE低电平是P0口8个线与锁存器出口线连接，高电平时断开P0口与锁存器出口线第10页，共98页，2022年，5月20日，2点44分，星期二 2. 系统扩展的内容与方法 (1) 系统的扩展一般有以下几方面的内容: 外部程序存储器的扩展; 外部数据存

7、储器的扩展; 输入/输出接口的扩展; 管理功能器件的扩展(如定时/计数器、 键盘/显示器、 中断优先编码器等)。 (2) 系统扩展的基本方法: 使用TTL中小规模集成电路进行扩展。 第11页，共98页，2022年，5月20日，2点44分，星期二 采用Intel MCS-80/85微处理器外围芯片来扩展。 采用为MCS-48系列单片机设计的一些外围芯片, 其中许多芯片可直接与MCS-51系列单片机连用。 采用与MCS-80/85外围芯片兼容的其它一些通用标准芯片。 第12页，共98页，2022年，5月20日，2点44分，星期二4.2 常用的扩展器件简介 在MCS51单片机系统的扩展中常用的扩展器

8、件如表41所示。 现将另外几种常用器件简介如下。第13页，共98页，2022年，5月20日，2点44分，星期二表41 MCS51单片机常用的扩展器件 第14页，共98页，2022年，5月20日，2点44分，星期二 4.2.1 8D锁存器74LS373 74LS373是一种带输出三态门的8D锁存器， 其结构示意图如图43所示。 其中： 1D8D为8个输入端。 1Q8Q为8个输出端。 G为数据打入端： 当G为“1”时， 锁存器输出状态(1Q8Q)同输入状态(1D8D)； 当G由“1”变“0”时， 数据打入锁存器中。 第15页，共98页，2022年，5月20日，2点44分，星期二图43 74LS37

9、3的结构示意图 第16页，共98页，2022年，5月20日，2点44分，星期二图44 74LS373用作地址锁存器 第17页，共98页，2022年，5月20日，2点44分，星期二 4.2.2 总线驱动器74LS244, 74LS245 总线驱动器74LS244和74LS245经常用作三态数据缓冲器， 74LS244为单向三态数据缓冲器，而74LS245为双向三态数据缓冲器。 单向的内部有8个三态驱动器， 分成两组， 分别由控制端 和2G 控制； 双向的有16个三态驱动器， 每个方向8个。 在控制端 有效时( 为低电平)， 由DIR端控制驱动方向： DIR为“1”时方向从左到右(输出允许)， D

10、IR为“0”时方向从右到左(输入允许)。 74LS244和74LS245的引脚图如图45所示。 不讲第18页，共98页，2022年，5月20日，2点44分，星期二 图45 总线驱动器芯片管脚图(a) 单向驱动器74LS244; (b) 双向驱动器74LS245 不讲第19页，共98页，2022年，5月20日，2点44分，星期二 P2口如外接总线驱动器， 可用单向的72LS244, 其连接图如图46(a)所示。 它的两个控制端 和 均接地， 相当于8个三态门均打开， 数据从P2口到A8A15端直通， 也就是说。 此处采用74LS244纯粹是为了增加驱动能力而不加任何控制。 不讲第20页，共98页

11、，2022年，5月20日，2点44分，星期二 图46 总线驱动器的连接图(a) P2口外接74LS244; (b) P0口外接74LS245 不讲第21页，共98页，2022年，5月20日，2点44分，星期二 4.2.3 38译码器74LS138 38译码器74LS138为一种常用的地址译码器芯片， 其管脚图如图47所示。 其中， G1、 , 个控制端， 只有当G1为“”且 , 均为“0”时， 译码器才能进行译码输出。 否则译码器的8个输出端全为高阻状态。 译码输入端与输出端之间的译码关系如表42所示。 具体使用时， G1、 与 既可直接接至+5 V端或地， 也可参与地址译码。 但其译码关系必

12、须为100。 需要时也可通过反相器使输入信号符合要求。 不讲第22页，共98页，2022年，5月20日，2点44分，星期二图47 74LS138管脚图 不讲第23页，共98页，2022年，5月20日，2点44分，星期二表42 74LS138的译码关系 不讲第24页，共98页，2022年，5月20日，2点44分，星期二4.3 存储器的扩展 4.3.1 存储器扩展概述 MCS-51系列单片机具有64 KB的程序存储器空间， 其中8051、 8751型单片机含有4 KB 的片内程序存储器, 而8031型单片机则无片内程序存储器。 当采用8051、 8751型单片机而程序超过4 KB, 或采用8031

13、型单片机时, 就需要进行程序存储器的扩展。 详细第25页，共98页，2022年，5月20日，2点44分，星期二 MCS-51系列单片机的数据存储器与程序存储器的地址空间是互相独立的, 其片外数据存储器的空间可达64 KB, 而的数据存储器空间只有128 B。 如果片内的数据存储器不够用时, 则需进行数据存储器的扩展。 总结：MCS-51单片机存储器有4个部分1）片内ROM（部分有，8031无片内ROM）2)片外ROM （扩展）3）片内RAM（ 51系列单片机都有，256字节）4) 片外RAM （扩展） ROM和 RAM都可以扩展至64 K详细第26页，共98页，2022年，5月20日，2点44

14、分，星期二内部ROMEA=04K 外部ROMEA=160K0FFFFH（64K）（216）11000H/0FFFH（4K）（212) 0000H程序存储器映像详细外部RAM64K特殊功能寄存器（128字节内部RAM128字节00FFH/0100H007FH/0080H0000H0FFFFFH64K数据存储器映像第27页，共98页，2022年，5月20日，2点44分，星期二ROM是一个整体，内部和外部空间加到一起是64K，内部4K，EA=0，内部没有直接就从外部开始RAM内部和外部空间是独立的，在低地址段，内外地址是重叠的，如何区分，用指令 MOV 内部空间MOVX外部空间第28页，共98页，2

15、022年，5月20日，2点44分，星期二存储器扩展的核心问题是存储器的编址问题。 所谓编址就是给存储单元分配地址。 由于存储器通常由多片芯片组成, 为此存储器的编址分为两个层次: 即存储器芯片的选择和存储器芯片内部存储单元的选择。存储器编址技术 将地址进行适当连接，使得存储器中的每一个单元可唯一对应一个编址。51单片机16根地址线可以扩展64K，所以需要4位16进制数。详细第29页，共98页，2022年，5月20日，2点44分，星期二 存储器芯片的选择有两种方法: 线选法和译码法。 1. 线选法 所谓线选法, 就是直接以系统的高地址线作为存储器芯片的片选信号, 为此只需把用到的地址线与存储器芯

16、片的片选端直接相连即可。P2口是高位地址，P0口是低位地址，所以P2.7是最高位。一般把系统暂时不用的高位线作为片选端。 2. 译码法 所谓译码法就是使用地址译码器对系统的片外地址进行译码, 以其译码输出作为存储器芯片的片选信号。 详细第30页，共98页，2022年，5月20日，2点44分，星期二有效的利用存储空间，最常用的存储器编址方法译码器：（对高位地址进行译码）74LS139 双2-4译码器 （2个译码器） 74LS138 双3-8译码器详细第31页，共98页，2022年，5月20日，2点44分，星期二G片选端为高电平时，不管A，B是什么信号，输出都是高电平。当G片选端为低电平， A，B

17、得4种状态对应4个译码状态。输入输出使能选择Y0Y1Y2Y3BA100000011010110111110111110111110详细第32页，共98页，2022年，5月20日，2点44分，星期二3-8译码器，注意C端应连接地址的最高位，B是次高位假如 P2.7不用，C是P2.6,B就是P2.5；E1，E2，E3是3个使能端，Y0-Y7为输出端。详细第33页，共98页，2022年，5月20日，2点44分，星期二E1=E2=0，E3=1 所以En=1有效&E3E2E1En输 入输 出使 能选 择Y0Y1Y2Y3Y4Y5Y6Y7C B A1 0 01 0 01 0 01 0 00 0 00 0 1

18、0 1 00 1 1011110111101111011111111111111111 0 01 0 01 0 01 0 01 0 01 0 11 1 01 1 1111111111111111101111011110111101 1 1 111111111111111111111111详细第34页，共98页，2022年，5月20日，2点44分，星期二000对应Y0；-111对应Y7都是低电平有效，只有一个有效输入3根线，P2.7,P2.6,P2.5可以得到8个片选信号805174LS138+5V+5VE2E3E1Y0Y7P2.7P2.6P2.5CBAGND详细第35页，共98页，2022年，

19、5月20日，2点44分，星期二 译码法又分为完全译码和部分译码两种。 (1) 完全译码。 地址译码器使用了全部地址线， 地址与存储单元一一对应， 也就是1个存储单元只占用1个唯一的地址。 (2) 部分译码。 地址译码器仅使用了部分地址线， 地址与存储单元不是一一对应， 而是1个存储单元占用了几个地址。详细第36页，共98页，2022年，5月20日，2点44分，星期二 在设计地址译码器电路时， 如果采用地址译码关系图的话， 将会带来很大的方便。 所谓地址译码关系图， 就是一种用简单的符号来表示全部地址译码关系的示意图。 例如： A15A14A13A12A11A10A9A8A7A6A5A4A3A2

20、A1A0 .0100XXXXXXXXXXX详细第37页，共98页，2022年，5月20日，2点44分，星期二 从地址译码关系图上可以看出以下几点： 属完全译码还是部分译码； 片内译码线和片外译码线各有多少根； 所占用的全部地址范围为多少。 例如在上面的关系图中， 有1个“”(A15不接)， 表示为部分译码， 每个单元占用2个地址。 片内译码线有11根(A100), 片外译码线有4根。 其所占用的地址范围如下：详细第38页，共98页，2022年，5月20日，2点44分，星期二 共占用了两组地址， 这两组地址在使用中同样有效。 应该指出的是, 随着半导体存储器的不断发展, 大容量、 高性能、 低价

21、格的存储器不断推出, 这就使得存储器的扩展变得更加方便, 译码电路也越来越简单了。 详细第39页，共98页，2022年，5月20日，2点44分，星期二 4.3.2 程序存储器的扩展 1. 只读存储器简介 半导体存储器分为随机存取存储器(Random Access Memory)和只读存储器 (Read Only Memory)两大类, 前者主要用于存放数据, 后者主要用于存放程序。 只读存储器是由MOS管阵列构成的, 以MOS管的接通或断开来存储二进制信息。 按照程序要求确定ROM存储阵列中各MOS管状态的过程叫做ROM编程。 根据编程方式的不同, ROM可分为以下3种: 详细第40页，共98

22、页，2022年，5月20日，2点44分，星期二 1) 掩膜ROM 掩膜ROM简称为ROM, 其编程是由半导体制造厂家完成的, 即在生产过程中进行编程。 用户无法修改 2) 可编程ROM(PROM) PROM芯片出厂时并没有任何程序信息, 其程序是由用户写入的, 与掩膜ROM相比, 有了一定的灵活性, 批量也不一定很大。 只能写一次 3) 可擦除ROM(EPROM或EEPROM) 可擦除ROM芯片的内容由用户写入, 并允许反复擦除重新写入。 详细第41页，共98页，2022年，5月20日，2点44分，星期二 EEPROM芯片电擦除。EPROM是紫外线擦除 EEPROM芯片每个字节可改写万次以上,

23、 信息的保存期大于10年。 这种芯片给计算机应用系统带来很大的方便, 不仅可以修改参数, 而且断电后能保存数据。 它的缺点是价格偏高。 先介绍一下2716使用INTEL公司27系列产品，有2716，2732，2764，27128等加电编程，紫外线擦除EPROM存储容量分别：2K*8（位），4K*8（位），8K*8（位）16K *8（位）1K空间对应10根地址线， 2716是2K对应11根地址线2764是8K对应13根地址线详细第42页，共98页，2022年，5月20日，2点44分，星期二2716 用11根地址线，16根线还剩5根详细第43页，共98页，2022年，5月20日，2点44分，星期二

24、A10A0是11位地址18引脚 是片选CE低电平有效，编程时PGM有效，25伏高电压时写程序OE输出允许信号，低电平有效，才允许读出。详细 控制方式操作方式VPPVCC数据线（18）（20）（21）（24）（911，1317）读未选中编程编程校验编程禁止低高正脉冲 低低低X高低高+5V+5V+25V+25V+25V+5V+5V+5V+5V+5V数据输出高阻态数据写入(烧数据输出（检验高阻态2716的方式选择 以上是2716的5种工作方式第44页，共98页，2022年，5月20日，2点44分，星期二线选法事例：详细 P2.7 P2.2 P2.1 P2.08031 ALE P0EA PSENCE

25、A10 A9 A8 2716A7A0 O7O0 OE 74LS373G第45页，共98页，2022年，5月20日，2点44分，星期二看图，2716是2K，低8位地址由P0口，P0口数据复用，由锁存器区分，11根地址线,还有3位，P2.2P2.0, P2.7作为片选信号，PSEN是读允许。2716的地址范围： 最低地址： A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 1 0 0 0， 0 0 0 0， 0 0 0 0 ，0 0 0 0（8000H） P2.7 =A15=1 A14A13A12A11没有用最高地址： A15A14A13A12A11A10A9A8A7A

26、6A5A4A3A2A1A0 1 0 0 0， 0 1 1 1， 1 1 1 1 ，1 1 1 1（87FFH）87FFH减去8000H等于7FFF等于11根线全1详细第46页，共98页，2022年，5月20日，2点44分，星期二只要P2.7=1; A14A13A12A11(P2.6P2.3) 的状态与芯片的寻址无关；只有前面的11根线起作用；存储器的映像，A14A13A12A11有16种组合，（00001111）都不会影响该芯片的寻址。 1 x x x,x000,0000,00001 x x x, x 1 1 1,1 1 1 1,1 1 1 1例如当4根线组合为0000时，8000H87FFH

27、 4根线组合为0001时，8800H8FFFH；还有9000H97FFH;9800H9FFFH； 。注意，每次4个 x x x x,前后都一样F000HF7FFH，F800HFFFFH都是该芯片的寻址范围2716有16个地址映像区，在这些地址范围都能访问该芯片详细第47页，共98页，2022年，5月20日，2点44分，星期二2. EPROM2764简介 1) 2764的引脚 自从EPROM2716芯片被逐渐淘汰后, 目前比较广泛采用的是2764芯片。该芯片为双列直插式28引脚的标准芯片, 容量为8K8位, 其管脚如图48所示。 第48页，共98页，2022年，5月20日，2点44分，星期二图4

28、8 EPROM2764引脚图 第49页，共98页，2022年，5月20日，2点44分，星期二 其中: A12A0: 13位地址线。 D7D0: 8位数据线。 : 片选信号, 低电平有效。 : 输出允许信号, 当 时, 输出缓冲器打开, 被寻址单元的内容才能被读出。 VPP: 编程电源, 当芯片编程时, 该端加上编程电压 (+25 V或+12 V); 正常使用时, 该端加+5 V电源。 (NC为不用的管脚)。 第50页，共98页，2022年，5月20日，2点44分，星期二 2) 2764的工作时序 2764在使用时， 只能将其所存储的内容读出， 其过程与RAM的读出十分类似。 即首先送出要读出的

29、单元地址， 然后使 和 均有效(低电平)， 则在芯片的D0D7数据线上就可以输出要读出的内容。 其过程的时序关系如图49所示。第51页，共98页，2022年，5月20日，2点44分，星期二图49 EPROM2764的读出时序 第52页，共98页，2022年，5月20日，2点44分，星期二 3) 2764的编程 EPROM的一个重要特点就在于它可以反复擦除， 即在其存储的内容擦除后可通过编程(重新)写入新的内容。 这就为用户调试和修改程序带来很大的方便。 EPROM的编程过程如下： (1) 擦除： 如果EPROM芯片是第一次使用的新芯片， 则它是干净的。 干净的标志通常是每一个存储单元的内容都是

30、FFH。 (2) 编程： EPROM的编程有两种方式： 标准编程和灵巧编程。 第53页，共98页，2022年，5月20日，2点44分，星期二 这里应注意的是， 对于不同型号、 不同厂家生产的EPROM芯片， 其编程电压Vpp是不一样的， 有+12 V, +18 V, +21 V, +24 V等数种。 编程时一定要根据芯片所要求的电压来编程。 若不注意， 极易烧坏芯片。第54页，共98页，2022年，5月20日，2点44分，星期二3. 程序存储器扩展举例多芯片存储器的扩展详细P2.78031 ALEP2.4P2.0EA PSENCEA70 O78 2764A128 OECEA70 O70 276

31、4A128 OE373G第55页，共98页，2022年，5月20日，2点44分，星期二上面的图是扩展了2个EPROM 2个芯片低8位地址线并联在 锁存器的出口，锁存器的入口接P0口；2个芯片数据线并联在P0口2764应该13根地址线，除过低8位8根线，还用到P2.4P2.0;P2.7作片选外，P2.5P2.6没有用译码法，原因是1-2译码法，P2.7作片选当P2.7=0，选中1号片，地址为：0 xx0,0000,0000,0000B0 xx1,1111,1111,1111B即0000H1FFFH高位减低位是1FFFH，当P2.7=1，选中1号片，地址为：1xx0,0000,0000,0000B

32、1xx1,1111,1111,1111B即8000H9FFFH详细第56页，共98页，2022年，5月20日，2点44分，星期二P2.5P2.6没有用，有4个组合，00，01，10，11；就有4个映像地址译码法编址示例: 详细第57页，共98页，2022年，5月20日，2点44分，星期二详细 P2.7 P2.6 P2.5P0.70.0 P2.4P2.0 CEA70 O70 A128 OECEA70 O70 A128 OE373PSENCEA70 O70 A128OE.276402764127647C E3 B A 138E1 E2 +5VY1Y0Y7第58页，共98页，2022年，5月20日，

33、2点44分，星期二8片ROM，可以扩展64K，如果用线选法，就要8根片选线，还有13根地址线，口线这就不够了就必须要用译码法由电路图，138 芯片选中，P2.7P2.5为000 ， 27640的地址范围：0000H1FFFH0000，0000，0000，0000，0001，1111，1111，1111P2.7P2.5为001 ，27641的地址范围：2000H3FFFH0010，0000，0000，0000，0011，1111，1111，1111P2.7P2.5为010，27642的地址范围：4000H5FFFH0100，0000，0000，0000，0101，1111，1111，1111P2

34、.7P2.5为111，27647的地址范围：E000HFFFFH1110，0000，0000，0000，1111，1111，1111，1111地址连续：从0000H1FFFH2000H3FFFH4000HE000HFFFH正好64k 详细第59页，共98页，2022年，5月20日，2点44分，星期二 现分3种情况说明程序存储器的扩展方法。 (1) 不用片外译码的单片程序存储器的扩展。 例1: 试用EPROM2764构成8031的最小系统。 解: 由于8031无片内程序存储器, 因此必须外接程序存储器以构成最小系统。 其连接方法是在图412的基础上, 将2764按3总线的要求连接, 其连接的关键

35、在于地址译码。 由于一般所采用的芯片其字节数均超过256个单元, 也就是说片内地址线超过8条, 故地址译码的核心问题是高8位地址线的连接。 第60页，共98页，2022年，5月20日，2点44分，星期二图412 2764与8031的连接图 第61页，共98页，2022年，5月20日，2点44分，星期二 (2) 采用线选法的多片程序存储器的扩展。 例2: 在图413所示的连接图中, 使用了两片2764, 一共构成了8 K2=16 K的有效地址。现采用线选法编址, 以P2.7(A15)直接作为片选信号, 当P2.7= 0 时, 选中左边1片2764, 其地址范围为0000H1FFFH; 当P2.7

36、=1 时, 选中右边1片 2764 , 其地址范围为8000H9FFFH。 这是部分译码, 有2根地址线未接, 1个单元要占用4个地址号。 以上只是4组地址中的1组。 若需地址连续的话, 可取如下1组地址: 6000H 7FFFH 和8000H9FFFH。 详细第62页，共98页，2022年，5月20日，2点44分，星期二图413 两片程序存储器扩展连接图 详细第63页，共98页，2022年，5月20日，2点44分，星期二2764的13根线连接，A0A7连接在锁存器的输出端，高5位用P2.0P2.4; P2.7连接片选端8根数据线和P0口相衔接，详细(3) 采用地址译码器的多片程序存储器的扩展

37、。第64页，共98页，2022年，5月20日，2点44分，星期二 例3: 要求用2764芯片扩展 8031 的片外程序存储器空间, 分配的地址范围为 0000H3FFFH。 解： 本例采用完全译码的方法, 即所有地址线全部连接, 每个单元只占用唯一的1个地址。 确定片数: 字片数为 字片数= (末地址-首地址)+1 芯片字数 = (3FFFH-0000H) +12000H(8k) = 4000H 2000H =2(片) 第65页，共98页，2022年，5月20日，2点44分，星期二 分配地址范围: 第1组(1片)所占用的地址范围为: 0000,0000,0000,0000 0000H 0001

38、,1111,1111,1111 1FFFH第2组(1片)所占用的地址范围为: 0010,0000,0000,0000 2000H 0011,1111,1111,1111 3FFFH 位片数为 位片数= 单元位数 芯片位数 = 总片数=字片数位片数=21=2(片) 第66页，共98页，2022年，5月20日，2点44分，星期二 画出地址译码关系图: 第1组 000XXXXXXXXXXXXXP2.7P2.6P2.5P2.4 P2.0 P0.7 P0.0 (A15)(A14)(A13)(A12) (A8)(A7) (A0)001XXXXXXXXXXXXX 第2组 第67页，共98页，2022年，5月

39、20日，2点44分，星期二 上面打部分为片内译码, 对于2764来说有13位, 其地址变化范围为从全0变到全1, 其余部分为片外译码。 设计外译码电路: 本例只介绍采用译码器芯片的设计方法, 现采用3-8译码器74LS138。 片外译码只有3根线(P2.7, P2.6, P2.5)， 分别接至译码器的C、 B、 A输入端。 控制端G1, , 不参与译码， 接成常有效。 如图414所示。 第68页，共98页，2022年，5月20日，2点44分，星期二图414 74LS138译码器连接图 第69页，共98页，2022年，5月20日，2点44分，星期二 画出存储器扩展连接图: 该连接图如图415所示

40、。 图中3-8译码器74LS138只用了两个译码输出端, 如果需要的话, 还可利用其余6个译码输出端。 第70页，共98页，2022年，5月20日，2点44分，星期二图415 采用地址译码器扩展程序存储器的连接图 第71页，共98页，2022年，5月20日，2点44分，星期二 例4： 图414中38译码器74LS138的译码输出端 和 所对应的地址范围各为多少?第72页，共98页，2022年，5月20日，2点44分，星期二 4.3.3 数据存储器的扩展 1. 数据存储器概述 数据存储器即随机存取存储器(Random Access Memory), 简称RAM, 用于存放可随时修改的数据信息。

41、它与ROM不同, 对RAM可以进行读、 写两种操作。 RAM为易失性存储器, 断电后所存信息立即消失。 按其工作方式, RAM又分为静态(SRAM)和动态(DRAM)两种。 静态RAM只要电源加上, 所存信息就能可靠保存。动态的不但要加电，还要不断刷新。 详细第73页，共98页，2022年，5月20日，2点44分，星期二 2. 静态RAM 6116简介详细第74页，共98页，2022年，5月20日，2点44分，星期二6116是一种16384位（2K8）的静态随机存储器电路，24线的双列直插式器件，A0A10为11位地址线；O0O7为8位数据线；CE为选片信号线；WE写信号线，OE为数据输出 允

42、许。6116和CPU连接时，WE就要和CPU的WR连接，OE和CPU的 RD连接详细方式功 能001写O0O7上内容写入A0A10对应单元010读A0A10对应单元内容输出到O0O71非选O0O7呈高阻第75页，共98页，2022年，5月20日，2点44分，星期二详细 P0 ALEP2.2P2.0 WR RDCSA70 O78 6116(2)A108 OE WECSA70 O70 6116(1)A108 OE WE373G线选法举例P2.3P2.4第76页，共98页，2022年，5月20日，2点44分，星期二和ROM相似写RAM ，指令MOVX ，WR就出现低电平6116 拥有11根线，剩下5

43、根线，用其中2根线作片选线。61161地址范围: ( P2.4 p2.3=10) 0001，0000，0000，00000001，0111，1111，1111即1000H 17FFH61162地址范围: (P2.4 p2.3=01) 0000，1000，0000，00000000，1111，1111，1111即0800H 0FFFH其他3根线没有用，取000，也可以111第77页，共98页，2022年，5月20日，2点44分，星期二 静态RAM6264简介 6264是8 K8位的静态数据存储器芯片, 采用CMOS工艺制造, 为28 引脚双列直插式封装, 其引脚图如图416所示。 第78页，共9

44、8页，2022年，5月20日，2点44分，星期二 图416 RAM 6264引脚图 第79页，共98页，2022年，5月20日，2点44分，星期二 3. 数据存储器扩展举例 数据存储器的扩展与程序存储器的扩展相类似, 不同之处主要在于控制信号的接法不一样, 不用 信号, 而用 和 信号, 且直接与数据存储器的 端和 端相连即可。 图417为外扩1片6264的连接图。 采用线选法， 将片选信号 与P2.7相连， 片选信号CE2与P2.6相连。 其地址译码关系为： （CE2 高电平有效）01XXXXXXXXXXXXXXA15A14A13A12A11A10 A0 所占用的地址为：(两个地址映像）第1

45、组 4000H5FFFH (A13=0)第2组 6000H7FFFH (A13=1)第80页，共98页，2022年，5月20日，2点44分，星期二第81页，共98页，2022年，5月20日，2点44分，星期二详细 P0 8031 ALEP2.4P2.0EA PSEN WR RDCSA70 O70 2764A128 OE CSA70 O70 6264A128 OE WE373G地址译码信号4.3.4 全地址范围的存储器最大扩展系统同时扩展ROM，RAM地址译码信号第82页，共98页，2022年，5月20日，2点44分，星期二既要扩展RAM，还要扩展ROM；2764 是ROM，6264是RAM，都

46、是8K容量；地址线都是13根 2764 只能读，只有一根信号， 6264时RAM有2个信号，给CE1 接片选信号，给CE2 直接接高电平。 2764 和6264由两个信号片选为P2.7,P2.6选择2764（ROM）接P2.7地址范围：0 xx0,0000,0000,00000 xx1,1111,1111,11110000H1FFFH 6264（RAM）接P2.6地址范围：x0 x0,0000,0000,0000 x0 x1,1111,1111,11110000H1FFFH两组地址可能重合，如何理解；虽然从表面看一样，其实没有重叠，因为指令一个是MOVC，MOVX；不同的指令相应的控制信号不同

47、，PSEN是一个读ROM， MOVX不能信号使他有效详细第83页，共98页，2022年，5月20日，2点44分，星期二*下面介绍扩展即可读，又可写的程序存储器（ROM）一般单片机既有RAM，又有ROMROM只能运行程序，不能修改程序RAM可以修改程序，但不能运行程序有些情况下，如单片机系统开发，程序仿真，试验需要；希望有既能运行程序 ，又能修改程序的存储器，这就是即可读，又可写的程序存储器。由于ROM的结构，不能修改，只能用RAM，进行一些特殊的连接。详细不讲第84页，共98页，2022年，5月20日，2点44分，星期二详细P2.7 P0 P2.4P2.0EA PSEN WR RDCEA70

48、O70 2764A128 OE CEA70 O70 6264A128 OE WE373&调试应用不讲第85页，共98页，2022年，5月20日，2点44分，星期二RAM的读选通，详细&PSEN RD一个是ROM 2764 ，另一个是RAM 6264，当ROM读时，用MOVC指令，PSEN为0电平，同时通过与门6264 RAM也可以读。开关有调试和应用，应用时，把ROM 2764拔去。开关打到调试2764（第一片）首地址 0000H；存放监控程序6264 （第二片）首地址 8000H；存放用户调试程序系统启动，自动进入监控程序，然后进入应用程序将开关打到应用， 应用端接0电平，所以6264首地址

49、 0000H（2764拔去），系统复位后，用户应用程序自动执行。只是简单的介绍一下，同学可以进一步研究。不讲第86页，共98页，2022年，5月20日，2点44分，星期二现以8031为例， 说明全地址范围的存储器最大扩展系统的构成方法， 如图418所示。 8031的片外程序存储器和数据存储器的地址各为64 K。 若采用EPROM2764和RAM6264芯片， 则各需8片才能构成全部有效地址。 芯片的选择采用38译码器74LS138， 片外地址线只有3根(A15、A14、A13)， 分别接至74LS138的C、 B、 A端， 其8路译码输出分别接至8个2764和8个6264的片选端 。 选讲第8

50、7页，共98页，2022年，5月20日，2点44分，星期二图418 单片机外存储器最大扩展电路 选讲第88页，共98页，2022年，5月20日，2点44分，星期二总结 ：单片机存储器的系统特点和使用程序存储器与数据存储器同时存在，又截然分开，各有各的地址空间，存取指令，和控制信号。内外存储器同时存在，分4个物理空间。存储器地址空间既有重叠 ，又有连续。程序存储器：内外连续编址，形成完整地址空间（最大64K），51单片机内部4K空间，外部只有60K空间。数据存储器：内外存储器分开各自编址，都从0单元开始。内部从0到255单元，外部也是从0开始，到255和内部地址是重叠的，可以从指令上分开，MOV

51、，MOVX详细第89页，共98页，2022年，5月20日，2点44分，星期二三个逻辑空间：1） 片内外统一编址的64k字节程序存储器空间；2） 256片内数据存储器空间；3） 64k字节片外数据存储器空间。程序存储器MOVC指令EA=1MOV指令MOVC指令PSEN选通EA=0MOVX指令RD，WR选通数据存储器详细第90页，共98页，2022年，5月20日，2点44分，星期二存储器的使用：内外存储器的衔接当地址执行到0FFFH之前，在内部ROM，指令执行到1000H以后，访问的是外部ROM，前面4K没有用。内部ROM外部ROM0000H 0FFFH 1000H FFFFH EA=0 EA=1 0