对特性阻抗的一种浅显易懂的解释

1、抽象又复杂的数位高速逻辑原理，与传输线中方波讯号的如何传送，以及如何确保其讯号 完整性（Signal Integrity），降低其杂讯（Noise）减少之误动作等专业表达，若能以简单 的生活实例加以说明，而非动则搬来一堆数学公式与难懂的物理语言者，则对新手或隔行者 之启迪与造福，实有事半功倍举重若轻之受用也。然而，众多本科专业者，甚至杏坛为师的博士教授们，不知是否尚未真正进入情况不知 其所以然？亦或是刻意卖弄所知以慑服受教者则不得而知，或是二者心态兼有之！坊间大量 书籍期刊文章，多半也都言不及义缺图少例，确实让人雾里看花，看懂了反倒奇怪呢！笔者近来获得一份有关阻抗控制的简报资料，系电性测试之专

2、业日商HIOKI所提供。 其内容堪称文要图简一看就懂，令人爱不释手。正是笔者长久以来所追求的境界，大喜之下 乃征得原著问港建公司的同意，并经由港建公司廖丰莹副总的大力协助，以及原作者山崎 浩（Hiroshi Yamazaki）及其上司金井敏彦（Toshihiko Kanai）等解惑下，得以完成此 文，在此一并感谢。并欢迎所有前辈先进们，多多慨赐类似资料嘉惠学子读者，则功在业界 善莫大焉。将讯号的传输看成软管送水浇花2.1数位系统之多层板讯号线（Signal Line）中，当出现方波讯号的传输时，可将之假想 成为软管（hose）送水浇花。一端于手握处加压使其射出水柱，另一端接在水龙头。当握 管处

3、所施压的力道恰好，而让水柱的射程正确洒落在目标区时，则施与受两者皆欢而顺利完 成使命，岂非一种得心应手的小小成就？2.2然而一旦用力过度水注射程太远，不但腾空越过目标浪费水资源，甚至还可能因强力 水压无处宣泄，以致往来源反弹造成软管自龙头上的挣脱!不仅任务失败横生挫折，而且还 大捅纰漏满脸豆花呢！2.3反之，当握处之挤压不足以致射程太近者，则照样得不到想要的结果。过犹不及皆非 所欲，唯有恰到好处才能正中下怀皆大欢喜。2.4上述简单的生活细节，正可用以说明方波（Square Wave）讯号（Signal）在多层板 传输线（Transmission Line，系由讯号线、介质层、及接地层三者所共同

4、组成）中所进行 的快速传送。此时可将传输线（常见者有同轴电缆Coaxial Cable，与微带线Microstrip Line或带线Strip Line等）看成软管，而握管处所施加的压力，就好比板面上接受端 （Receiver）元件所并联到Gnd的电阻器一般（是五种终端技术之一，请另见TPCA会刊 第13期内嵌式电阻器之发展一文之详细说明），可用以调节其终点的特性阻抗 （Characteristic Impedance），使匹配接受端元件内部的需求。 HYPERLINK .tw .tw传输线之终端控管技术（Termination）3.1由上可知当 、讯号在传输线中飞驰旅行而到达终点，欲进入接受

5、元件（如 CPU或 Meomery等大小不同的【0中工作时，则该讯号线本身所具备的特性阻抗，必须要与 终端元件内部的电子阻抗相互匹配才行，如此才不致任务失败白忙一场。用术语说就是正确 执行指令，减少杂讯干扰，避免错误动作。一旦彼此未能匹配时，则必将会有少许能量回 头朝向发送端反弹，进而形成反射杂讯（Nois e）的烦恼。3.2当传输线本身的特性阻抗（Z0）被设计者订定为28ohm时，则终端控管的接地的电 阻器（Zt）也必须是28ohm，如此才能协助传输线对Z0的保持，使整体得以稳定在28 ohm 的设计数值。也唯有在此种Z0=Zt的匹配情形下，讯号的传输才会最具效率，其讯号完 整性（Signa

6、l Integrity，为讯号品质之专用术语）也才最好。.tw特性阻抗（Characteristic Impedance）4.1当某讯号方波，在传输线组合体的讯号线中，以高准位（High Level）的正压讯号向前推进时，则距其最近的参考层（如接地层）中，理论上必有被该电场所感应出来的负压讯 号伴随前行（等于正压讯号反向的回归路径Return Path），如此将可完成整体性的回路 （Loop）系统。该讯号前行中若将其飞行时间暂短加以冻结，即可想象其所遭受到来自 讯号线、介质层与参考层等所共同呈现的瞬间阻抗值（Instantanious Impedance），此 即所谓的特性阻抗。是故该特性阻抗

7、应与讯号线之线宽（w）、线厚（t）、介质厚度（h）与介质常数（Dk）都扯上了关系。此种传输线之一的微带线其图示与计算公式如下： 【笔者注】Dk（Dielectric Constant）之正确译词应为介质常数，原文中之.r其实应称 做相对容电率（Relative Permitivity）才对。后者是从平行金属板电容器的立场看事 情。由于其更接近事实，因而近年来许多重要规范（如IPC-6012、IPC-4101、IPC-2141 与IEC-326）等都已改称为r 了。且原图中的E并不正确，应为希腊字母（Episolon） 才对。4.2阻抗匹配不良的后果由于高频讯号的特性阻抗（Z0）原词甚长，故一般

8、均简称之为、阻抗。读者千万要小心，此与低频AC交流电（60Hz）其电线（并非传输线）中， 所出现的阻抗值（Z）并不完全相同。数位系统当整条传输线的Z0都能管理妥善，而控制 在某一范围内（10%或5% ）者，此品质良好的传输线，将可使得杂讯减少而误动作也 可避免。但当上述微带线中Z0的四种变数（w、t、h、r）有任一项发生异常，例如图中的讯号线出现缺口时，将使得原来的Z0突然上升（见上述公式中之Z0与W成反比 的事实），而无法继续维持应有的稳定均匀（Continuous ）时，则其讯号的能量必然会发 生部分前进，而部分却反弹反射的缺失。如此将无法避免杂讯及误动作了。下图中的软管突 然被山崎的儿子

9、踩住，造成软管两端都出现异常，正好可说明上述特性阻抗匹配不良的问题。 4.3阻抗匹配不良造成杂讯上述部分讯号能量的反弹，将造成原来良好品质的方波讯号，立即出现异常的变形（即发生高准位向上的Overshoot，与低准位向下的Undershoot， 以及二者后续的Ringing；详细内容另见TPCA会刊第13期嵌入式电容器之内文）。此 等高频杂讯严重时还会引发误动作，而且当时脉速度愈快时杂讯愈多也愈容易出错。五.特性阻抗的测试5.1采TDR的量测 由上述可知整体传输线中的特性阻抗值，不但须保持均匀性，而且 还要使其数值落在设计者的要求的公差范围内。其一般性的量测方法，就是使用时域反射 仪（Time

10、 Domain Reflectometry； TDR ）。此 TDR 可产生一种梯阶波（StepPulse 或Step Wave），并使之送入待测的传输线中而成为入射波（Incident Wave）。于是当其 讯号线在线宽上发生宽窄的变化时，则萤光幕上也会出现Z0欧姆值的上下起伏振荡。5.2低频无须量测Z0，高速才会用到TDR当讯号方波的波长（入读音Lambda）远超过板面线路之长度时，则无需考虑到反射与阻抗控制等高速领域中的麻烦问题。例如早期 1989年速度不快的CPU，其时脉速率仅10MHz而已，当然不会发生各种讯号传输的复杂 问题。然而，目前的Pentium W其内频却已高达1.7GHz

11、自然就会问题丛生，相较当年之 巨大差异，岂仅是霄壤云泥而已！由波动公式可知上述当年10MHz方波之波长为：但当DRAM晶片组的时脉速率已跃升到800MHz，其方波之波长亦将缩短到37.5cm；而 P-4 CPU之速度更高达1.7GHz其波长更短到17.6cm，则其PCB母板上两者之间传输的 外频，也将加速到400MHz与波长75cm之境界。可知此等封装载板（Substrate）中的 线长，甚至母板上的的线长等，均已*近到了讯号的波长，当然就必须要重视传输线效应， 也必须要用到TDR的测量了。5.3 TDR由来已久 利用时域反射仪量测传输线的特性阻抗（Z 0 ）值，此举并非新兴事 物。早年即曾用

12、以监视海底电缆（Submarine Cable）的安全，随时注意其是否发生传输 品质上的不连续（Disconnection ）的问题。目前才逐渐使用于高速电脑领域与高频通讯 范畴中。5.4 CPU载板的TDR测试 主动元件之封装(Packaging)技术近年来不断全面翻新加 速进步，70年代的C-DIP与P-DIP双排脚的插孔焊装(PTH)，目前几已绝迹。80年金 属脚架(Lead Frame)的QFP (四边伸脚)或PLCC (四边勾脚)者，亦渐从HDI板类 或手执机种中迅速减少。代之而起的是有机板材的底面格列(Area Array)球脚式的BGA 或CSP，或无脚的LGA。甚至连晶片(Ch

13、ip)对载板(Substract)的彼此互连 (Interconnection)，也从打金线(Wire Bond)进步到路径更短更直接的覆晶(FlipChip; FC)技术，整体电子工业冲锋之快几乎已到了瞬息万变！Hioki公司2001年六月才在JPCA推出的1109 Hi Tester，为了对1.7GHz高速 传输FC/PGA载板在Z0方面的正确量测起见，已不再使用飞针式(Flying probe)快速 移动的触测，也放弃了 SMA探棒式的TDR手动触测(Press-type)的做法。而改采固定 式高频短距连缆，与固定式高频测针的精准定位，而在自动移距及接触列待测之落点处，进 行全无人为因素

14、干扰的高精密度自动测试。在CCD摄影镜头监视平台的XY位移，及Laser高低感知器督察Z方向的落差落点， 此等双重精确定位与找点，再加上可旋转式接触式测针之协同合作下，得以避免再使用传统 缆线、连接器、与开关等仲介的麻烦，大幅减少TDR量测的误差。如此已使得 “1109HiTESTER在封装载板上对Z0的量测，远比其他方法更为精确。实际上其测头组合，是采用一种四方向的探针组(每个方向分别又有1个Signal及2 个Gnd)。在CCD 一面监视一面进行量测下，其数据当然就会更为准确。且温度变化所带 来的任何误差，也可在标准值陶瓷卡板的自动校正下减到最低。5.5精确俐落大小咸宜 此款最新上市的1109,不但能对最高阶封装载板的CPU进行 Z0量测，且对其余的高价位CSP、BGA