《计算机组成原理》复习提纲

1、计算机组成原理复习提纲与例题第1章重点：了解计算机的类型：模拟和数字，专用和通用，巨型机、大型机、小型机、微型机、单片机熟悉计算机的硬件组成部件及其作用掌握主存有关概念：存储器技术指标、存储器地址、存储单元和存储容量掌握冯诺依曼计算机的重要特征区别操作码和地址码（操作数）、指令字和数据字、指令流和数据流理解指令周期（控制器工作周期）：取指、译码、执行第2章重点：掌握数据的定点格式，定点整数的补码及其表达的真值范围，定点小数的补码及其表达的真值范围掌握浮点格式的表示，熟悉浮点数的规格化，掌握规格化单精度浮点数与实数的相互转换理解真值和机器数，掌握定点整数和定点小数的补码、反码、原码表示法及其与真

2、值间的转换掌握BCD码、ASCII码的编码方法区别汉字输入编码、机内码、字模码和汉字交换码理解检验码的作用，掌握奇、偶校验以及检错能力掌握补码的加法、减法运算熟悉溢出的概念，理解上溢（正溢）和下溢（负溢）的概念以及符号位检测方法了解内部总线和外部总线、单向总线和双向总线的概念理解浮点加减法的操作过程，了解其中对阶、规格化、舍入处理的作用掌握 IEEE 754 浮点数单精度标准第3章重点：熟悉存储系统的分级（层次）结构，掌握存储访问的局部性原理理解存储容量、存取时间、存取周期、存储器带宽的概念理解SRAM、DRAM的特点掌握SRAM存储结构与芯片地址引脚和数据引脚的关系理解并掌握存储器位扩展和字

3、扩展，掌握芯片扩展与芯片容量的关系，及相应的逻辑图了解DRAM的行地址和列地址，理解DRAM刷新的概念和实现方法了解ROM芯片的类型和各自特点掌握两种典型的并行存储器技术双端口存储器和多模交叉存储器，掌握多模交叉存储器的单元编址方式理解cache的功能和基本原理，掌握命中率、平均访问时间和访问效率的计算方法理解cache-主存之间映射的概念，掌握全相联、直接和组相联映射的原理、结构和特点，熟悉cache中标记（标签）的作用理解cache替换策略的作用，熟悉LRU、LFU和随机替换策略理解cache的写操作策略，熟悉写回法、全写法和写一次法第4章重点：了解指令、指令系统、指令格式、操作码、地址码

4、、指令助记符的概念理解寻址方式的含义，区别指令寻址和数据寻址掌握指令的顺序寻址和跳跃寻址掌握数据的隐含寻址、立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、偏移寻址（相对、基址、变址）、堆栈寻址熟悉计算机指令系统包含的基本指令类型掌握CISC和RISC的含义，理解CISC存在的主要问题，区分CISC和RISC的主要差别重点：熟悉CPU的基本模型和CPU主要寄存器的作用理解指令周期、CPU周期（机器周期、总线周期）和CPU时钟周期（T周期, 等于CPU主频的倒数）的概念和区别了解ADD、STA和JMP等指令在CPU基本模型的执行过程及数据通路理解微程序控制器的组成，熟悉其中各部件的作用

5、了解微命令、微操作、微指令和微程序的概念及微命令的编码方式理解硬连线控制器的组成熟悉并行性的概念和提高并行性的技术途径掌握指令流水线的概念，掌握流水线的时空图理解流水线资源相关、数据相关和控制相关的概念掌握CISC CPU和RISC CPU的主要特点和主要区别重点：理解计算机内部总线、系统总线和I/O总线（芯片总线、内总线和外总线）的分类理解总线的4个方面特性，掌握总线带宽的概念及其计算方法熟悉单总线、双总线和三总线结构理解串行传送和并行传送的概念理解总线仲裁的概念和作用，掌握集中仲裁和分布仲裁的基本方法掌握总线同步定时和异步定时（时序）的概念和特点了解各种总线数据传送模式了解PCI总线、IS

6、A总线、SCSI总线和 IEEE 1394 总线的特点第7章重点：掌握显示设备的分辨率和灰度级（彩色深度）两项技术指标掌握磁盘存储器的磁面、磁道、磁柱、扇区概念，理解磁盘信息的分布方式，掌握磁盘存储器重要技术指标（容量、数据传输率等）的计算方法掌握光盘存储器扇区存储模式的概念，掌握光盘存储器存储容量的计算第8章重点：掌握输入输出系统的四种信息传送方式熟悉程序查询传送方式的概念和过程熟悉单级中断和多级中断的概念，掌握中断优先级和中断嵌套的概念理解中断控制器的作用理解DMA传送方式的特点，掌握DMA传送的工作过程，了解CPU暂停、周期挪用、交替访问的区别复习例题：一、选择题 1. 冯诺依曼型计算机

7、的重要特征是 。二进制B. 存储程序C. 信息传送D. 系统软件2. 已知计算机的字长为5位，最高位为符号位，真值x = +1001，则 x补为_。A. 1 1001 B. 0 0111 C. 1 0111 D. 0 10013. 一个符合IEEE 754 标准的规格化单精度浮点数如下所示，0 01111111 10100000 00000000 0000000位： 31 30 23 22 00 01111111 10100000 00000000 0000000它表示的十进制数是 ：A. 1.2B. 2.5C. 5D. 1.6254. 计算机指令 MOV AL, 1234h 的功能是将地址为

8、 (1234)16 的内存字节单元的内容送入8位寄存器AL，该指令对源操作数的寻址方式是 寻址。A. 寄存器B.立即数C.直接D.间接5. 双端口存储器会在 的情况下发生存储器写入冲突。A. 左、右两个端口的地址值相同B. 左、右两个端口的地址值不相同C. 左、右两个端口的数据值相同D. 左、右两个端口的数据值不相同填空题 十进制数 136 的BCD码是 （0001 0011 0110）2 。2. 设采用奇校验方法对8位二进制数 1010 0011进行校验，那么，该奇校验位的值应为 1 。3. 已知计算机的字长为8位。当定点整数的补码分别采用单符号位和双符号位时，所表示的真值数值范围分别是 -

9、128127 和 -6463 。4. 设某计算机CPU的主频为1.6109Hz，若已知每个机器周期平均含有4个时钟周期，且该机的平均指令速度为 200MIPS。则该机的平均指令周期为_5ns_，每个指令周期平均含有_2_个机器周期。5. 对CPU内的控制器而言，其结构有 硬连线 和 微程序 两种典型的形式。6. 计算机的磁盘共有8个盘片，每盘片有两个记录面，每记录面有220个磁道，磁盘转速为7200转/分钟，数据传输率为336000字节/秒，则该磁盘的磁道容量为 2800 字节，磁盘总容量为 985 6000 字节。三、判断选择题1. 已知机器字长为9位，最高位为符号位，ALU采用先行进位和单

10、符号位溢出检测方法，于是，在两个补码 0 10001000和 0 01001100 的加法运算过程中，低4位组向高4位组的先行进位值是：A. 0，且单符号位溢出检测的结果是发生了溢出。B. 1，且单符号位溢出检测的结果是发生了溢出。C. 0，且单符号位溢出检测的结果是未发生溢出。D. 1，且单符号位溢出检测的结果是未发生溢出。2. cache的命中率为 95% 说明：A. CPU对主存的访问速度是对cache访问速度的 95%。B. 平均而言，CPU在每 100 次对主存的读写操作中，有 95 次对 cache 进行了读写操作。C. cache的容量是主存容量的 95%。D. cache的设计

11、成本是主存设计成本的 5%。3. 微指令的核心作用是：A. 扩展机器指令的功能。B. 作为机器指令的助记符。C. 机器指令的主存地址。D. 产生执行机器指令所需的硬件操作控制信号。 4. 设计算机动态存储器的容量为 128K32位，现用 32K16位的DRAM存储器芯片将其实现，因此，需要：A. 同时进行字长位数扩展和字存储容量扩展，扩展所需的芯片数量为 6 。B. 同时进行字长位数扩展和字存储容量扩展，扩展所需的芯片数量为 8 。C. 进行字长位数扩展，扩展所需的芯片数量为 16 。D. 进行字存储容量扩展，扩展所需的芯片数量为 10 。5. 计算机输入输出系统采用的典型信息交换方式是：A.

12、 存储器、运算器、适配器和总线。B. 十进制、二进制、八进制和十六进制。C. 程序查询、程序中断、直接存储器访问和通道。D. 磁盘、光盘、显示器和打印机。 6. 计算机的二维多级中断可实现中断嵌套，即，A. 具有高优先级的中断源可以打断CPU对低优先级中断源的处理，而一个中断源不能打断CPU对与它有相同优先级的其它中断源的处理。B. 具有高优先级的中断源不能打断CPU对低优先级中断源的处理，而一个中断源可以打断CPU对与它有相同优先级的其它中断源的处理。C. 具有低优先级的中断源不能打断CPU对高优先级中断源的处理，但可以打断CPU对与它有相同优先级的其它中断源的处理。D. 具有低优先级的中断

13、源可以打断CPU对高优先级中断源的处理，但不能打断CPU对与它有相同优先级的其它中断源的处理。四、简答题1. CPU如何识别它从主存取出来的二进制代码是指令还是数据？CPU在“取指周期”从主存取出来的二进制代码是指令。CPU在“执行周期”从主存取出来的二进制代码是数据。2. 复杂指令集计算机CISC存在的主要问题是什么？解决的方法是什么？指令系统与硬件系统设计复杂、约20%的指令不常使用，致使硬件资源效率低下。设计精简指令系统计算机RISC。3. 计算机指令对操作数可采用基址寻址或变址寻址，这两种寻址方式的相同之处和不同之处各是什么？相同之处：操作数在主存中，均为偏移寻址不同之处：基址寻址方式

14、下，操作数主存地址的基准地址在基址寄存器值，偏移值由指令指定。而变址寻址方式下，操作数主存地址的基准地址由指令指定，偏移值则在变址寄存器中。4. 说明以下汇编程序片段中存在哪些类型的数据相关。指令序号 指令助记符 指令功能I1:ADD R1, R2, R5 ; R1 (R2)+(R5)I2:MUL R3, R1, R4 ; R3 (R1)(R4)I3:SUB R4, R5, R6 ; R4 (R5)(R6)I4: MOV R3, R6 ; R3 (R6) I1、I2：先写后读相关，I2、I3：先读后写相关，I2、I4：先写后写相关计算题1 设计算机字长是5位，已知真值X和Y分别为 0.0101

15、和 0.0110，计算 X+Y补 和 XY补。1 .1111， 0 .1011 2设计算机内的一条总线的时钟频率为 66 MHz，该总线可在一个总线周期传送4字节的数据，设一个总线周期等于一个总线时钟周期，计算该总线的带宽。 264106字节/秒3设计算机字长是8位，采用单符号位的补码来表示真值，AL和BL分别是处理器的8位寄存器，指令“ADD AL, BL”的功能是计算(AL) + (BL)并将计算结果送入寄存器AL。回答或计算：(1) 指令“ADD AL, BL”包含了哪几种对操作数的寻址方式？(2) 执行指令“ADD AL, BL”前，如果AL和BL内分别存放真值(100)10和(4)1

16、0的补码，写出指令“ADD AL, BL”的运算过程。(3) 给出指令“ADD AL, BL”执行后寄存器AL中的数值。(4) 指令“ADD AL, BL”的运算结果是否发生溢出？给出用单符号法判断该结果是否溢出的过程。(1) 寄存器寻址、隐含寻址(2) 0 1100100 + 1 111 1100 = 0 110 0000(3) 0 110 0000(4) 未发生溢出，因为 00=04. 设某计算机的字长为8位，存储器容量为4096字节，存储模块数 m = 4，各存储模块分别记作M0、M1、M2和M3，存储周期 T = 200ns，数据总线宽度为8位，总线周期 = 40ns。如果分别用顺序方

17、式和交叉方式组织存储器，计算：(1) 各存储模块采用顺序方式组织时，给出每个存储模块从最小地址开始的前5个连续存储单元的地址值。(2) 各存储模块采用交叉方式组织时，给出每个存储模块从最小地址开始的前5个连续存储单元的地址值。(3) 各存储模块采用顺序方式组织时，计算存储器的带宽。(4) 各存储模块采用交叉方式组织时，计算存储器的带宽。(1) M0: 0,1,2,3,4M1: 1024,1025,1026,1027,1028M2: 2048,2049,2050,2051,2052M3: 3072,3073,3074,3075,3076(2) M0: 0,4,8,12,16M1: 1,5,9,13,17M2: 2,6,10,14,18M3: 3,7,11,15,19(3)数据总量： q = 8位4 = 32位 顺序存储器连续读出4个字的时间是： t1 = mT = 4200ns =8107（秒） 顺序存储器带宽是： W1 = q / t1 = 40106（位/秒）(4) 数据总量： q = 8位4 = 32位交叉存储器连续读出4个字的时间是： t2 = T + (m1) = 200 + 340 = 3.2 107（秒） 交叉存储器带宽是： W2 = q / t2 = 100106（位/秒）5. 一个采用直接映射的高速缓存cache由 64 行组成，主存共