常见硬件工程师笔试题标准答案

1、常见硬件工程师笔试题标准答案 硬件工程师笔试题 一,电路分析 : 1,竞争与冒险 在组合规律中 ,在输入端的不同通道数字信号中经过了不同的延时 ,导致到达该门的时间不一 致叫竞争；因此在输出端可能产生短时脉冲 尖峰脉冲 的现象叫冒险； 常用的排除竞争冒险的方法有 2,同步与异步 : 输入端加滤波电容,选通脉冲,修改规律设计等； 同步规律就是时钟之间有固定的因果关系；异步规律就是各时钟之间没有固定的因果关系； 同步电路 :储备电路中全部触发器的时钟输入端都接同一个时钟脉冲源 ,因而全部触发器的状 态的变化都与所加的时钟脉冲信号同步； 异步电路 :电路没有统一的时钟 ,有些触发器的时钟输入端与时钟

2、脉冲源相连 ,只有这些触发 器的状态变化与时钟脉冲同步 异步电路不使用时钟脉冲做同步 步 ,而其它的触发器的状态变化不与时钟脉冲同步； ,其子系统就是使用特殊的“开头”与“完成”信号使之同 同步就就是双方有一个共同的时钟 ,当发送时 ,接收方同时预备接收；异步双方不需要共同的 时钟 ,也就就是接收方不知道发送方什么时候发送 始接收的信息 ,如开头位 ,终止时有停止位 3,仿真软件 :Proteus 4,Setup 与 Hold time ,所以在发送的信息中就要有提示接收方开 Setup/hold time 就是测试芯片对输入信号与时钟信号之间的时间要求；建立时间就是指触 发器的时钟信号上升沿

3、到来以前 ,数据稳固不变的时间； 输入信号应提前时钟上升沿 如上升 沿有效 T 时间到达芯片 ,这个 T 就就是建立时间 -Setup time ,如不中意 setup time, 这个数据就 不能被这一时钟打入触发器 ,只有在下一个时钟上升沿 ,数据才能被打入触发器； 保持时间就 是指触发器的时钟信号上升沿到来以后 不能被打入触发器； ,数据稳固不变的时间 ；假如 hold time 不够 ,数据同样 5,IC 设计中同步复位与异步复位的区分 同步复位在时钟沿采集复位信号 ,完成复位动作； 异步复位不管时钟 ,只要复位信号中意条件 , 就完成复位动作； 异步复位对复位信号要求比较高 ,不能有

4、毛刺 ,假如其与时钟关系不确定 , 也可能显现亚稳态； 6,常用的电平标准 TTL: transistor-transistor logic gate 晶体管晶体管规律门 CMOS:Complementary Metal Oxide Semiconductor 互补金属氧化物半导体 LVTTLL owVoltage TTL ,LVCMOSLowVoltage CMOS RS232, RS485 7,TTL 电平与 CMOS 电 平 :3, 3V,2 ,5V 常见硬件工程师笔试题标准答案 TTL 电平与 CMOS 电平标01准 TTL 电 5V 供电 平 : 输出 L: 2, 4V 输入 L:

5、2, 0V CMOS 电平 :一般就是 12V 供电 输出 L: 0,9*Vcc 输入 L: 0,7*Vcc, CMOS电路临界值 电源电压为 5VVOHmin =4, 5V VOLmax =0 , 5V VIHmin =3 , 5V VILmax =1 , 5V 特性区分 : CMOS 就是场效应管构 ,TTL 为双极晶体管构 ; 成 CMOS 的规律电平范畴比较 成 3 15V,TTL 只能在 5V 下工大 CMOS 的高低电平之间相差比较大,抗干扰性 作 ; ,TTL 就相差强 小 ,抗干扰才能差 ; CMOS 功耗很小 ,TTL 功耗较大 15mA/ 门 ; CMOS 的工作频率 TT

6、L 略低 ,但就是高速 CMOS 速度与 TTL 差不多相较 当； 8,RS232, RS485 RS232:接受三线制传输分别为 TXDRXDGND其, 中 TXD为发送信全双工 , 在 RS232 中任何一条信号线的电压均为负规律关系；号 即 15v 3v 代表 1 3v 15v 代表 0 ,RXD 为接收信号； : RS485: 接受差分传输 平稳传输 的方式 , 半双工 , 一般有两个引脚 A ,B；AB 间的电势U 为 200mv； UA-UB: 差 不带终端电阻 AB 电势差 : 2 6v 规律 1 ; 2 6v 规律 0 ; 带终端电阻 AB 电势差 : 大于 200mv 规律

7、1 ; 小于 200mv 规律 0; 留意 :AB 之间的电压差不小于 波特率运算 :如图 ,传输 9bit1 起始位 +8 数据位 花费的时间为 79us；1s 传输的数据量为 1/0, 000079*9 = 113924, 可以估量波特设置的波特率为 115200； RS485 的波特率运算同二进 制系统中 ,波特率等于比特率 理； 终端电阻其目的就就是消耗通信电缆中的信号反射 配； 9,CAN BUS 要点 显性与隐性电平 : ,其缘由有两个 :阻抗不连续喝阻抗不匹 显性位即无论总线上各节点想将总线驱动成什么样的电平 ,只要有一个节点驱动为显性 位 ,就总线表现为显性位的电平 ;隐性位正

8、好相反 ,只有各节点都不将总线驱动成显性位的电 平,总线才表现为隐性位对应的电平；显性位电平为 Vh-Vl=2V,规律上为“ 0” ;隐性位电平为 Vh-Vl=0V,规律上为“ 1”； 第 2 页,共 8 页常见硬件工程师笔试题标准答案 CAN 总线在没有节点传输报文时就是始终处于隐性状态； 当有节点传输报文时显性掩盖 隐性 ,由于 CAN 总线就是一种串行总线 ,也就就是说报文就是一位一位的传输的 ,而且就是数 字信号 0 与 1,1 代表隐性 ,0 代表显性；在传送报文的过程中就是显隐交替的 ,就像二进制数 字 0101001 等 ,这样就能把信息发送出去 ,而总线闲暇的时候就是始终处于隐

9、性的； “显性”具有“优先”的意味 ,总线上执行规律上的线“与”时 ,只要有一个单元输出显性 电平 ,总线上即为显性电平 ;只有全部的单元都输出隐性电平 ,总线上才为隐性电平； 显性电 平比隐性电平更强 隐性 规律 1 : H=2, 5V,L=2,5V,H-L=0V 显示 规律 0 : H=3, 5V,L=1,5V,H-L=2V 共同点 :CAN_BUS 闲暇状态为隐性状态 ,相当于串口通信 232/485的停止位 1;当预备发 送数据时 ,CAN_BUS 的状态由隐性变成显 ,相当于串口通信 232/485的起始位 0； 性 10, KNX BUS 1, 概述 :KNX 就是 Konnex

10、的缩写； 1999 年 5 月 ,欧洲三大总线协 EIB, BatiBus 与 EHSA议 并成立了 Konnex 协会 ,提出了 KNX 协议；该协议以 EIB 为基础 ,兼顾了 BatiBus 与 EHSA 的 合 理层规范 ,并吸取了 BatiBus 与 EHSA 中配置模式等优 物 ,供应了家庭, 楼宇自动化的完整解决 方案； 点 2, 总线框架 : A, 总线区域总线 15 条 主干道 15 条 总线设备 64 个 B, 15*15*64=14400 个设备 C, 三种结构 :线形,树形,与星形 第 3 页,共 8 页常见硬件工程师笔试题标准答案 D, KNX 总线协议遵循 OSI

11、模型协议规范 ,并进行了合理的简化； 由物理层, 数据链接层, 网 络层,传输层与应用层组成 ,会话层与表示层的功能就并入应用层与传输层 3, 配置模式 : A, S-Mode system 系统模式 B, E-Mode Essential 简洁模式 4, 全部的总线设备连接到 KNX 介质上 这些介质包括双绞线,射频,电力线或 IP/Ethernet, 它们可以进行信息交换； 总线设备可以就是传感器也可以就是执行器 ,全部这些 功能通过一个统一的系统就可以进行把握,监视与发送信号 ,不需要额外的把握中心； 5, KNX 电缆由一对双绞线组,其中一条双绞线用于数据传输 红色为 CE+ 黑色为

12、CE-,另一 成 条双绞线给电子器件供应电源； 6, 全部的信号在总线上都就是以串行异步传输 广播 的形式进行传播 ,也就就是说在任何 时候 ,全部的总线设备总就是同时接收到总线上的信息 ,只要总线上不再传输信息时 ,总线设 备即可独立准备将报文发送到总线上； 11, SPI 就是串行外设接口 Serial Peripheral Interface 就是一种高速的 ,全双工 ,同步的通信总线 ,至少四根线 ; SDI 数据输入 , SDO 数据输出 , SCLK 时钟 , CS 使能 ； 12,以太网 13,推挽电路与开漏输出 推挽输出 :可以输出高 ,低电平 ,连接数字器件 ;推挽结构一般就

13、是指两个三极管的 B 极与 E 极 接在一起 ,总就是一个三极管导通时另一个三极管截止； 第 4 页,共 8 页常见硬件工程师笔试题标准答案 开漏输出 :输出端相当于一个 NPN 三极管 ,集电极悬空 ,只能输出低电平或者高阻态 ,必需加一 个上拉电阻输出高电平；开漏输出可以将多个输出短接 驱动 PIN_A, PIN_B, PIN_C“与”的关系； 14, DC-DC 电源与 LDO 电 源 ,共用一个上拉 ,此时这些开漏输出的 LDO:low dropout voltage regulator 低压差线性稳压器 ,故名思意 ,为线性的稳压器 ,仅能使用在 降压应用中；也就就是输出电压必需小于

14、输入电压；优点 小,外围元器件少； :稳固性好 ,负载响应快；输出纹波 第 5 页,共 8 页常见硬件工程师笔试题标准答案 缺点 :效率低 ,输入输出的电压差不能太大； 负载不能太大 ,目前最大的 LDO 为 5A但要保证 5A 的输出仍有许多的限制条件 DC/DC:直流电压转直流电压；严格来讲 ,LDO 也就是 DC/DC 的一种 ,但目前 DC/DC 多指开关 源； 包括 boost 升压 , buck降压 , Boost/buck 升 / 降压 与反相结构 ,具有高效率,高输出 电 电流,低静态电流等特点 ,随着集成度的提高 ,许多新型 DC-DC 转换器的外围电路仅需电感 滤波电容 ;

15、但该类电源把握器的输出纹波与开关噪声较大,成本相对较高； 与 优点 :效率高 ,输入电压范畴较宽； 缺点 :负载响应比 LDO 差 ,输出纹波比 LDO 大； 15,基尔霍夫定律 电压定律 回路定律 :电路中沿任何一个回路的全部电压的代数与为 0; 电流定律 节点定律 :流入一个节点的全部电流之与等于流出该节点的全部电流之与； 16,数字电路与模拟电路区分 数字电路只关怀高低电平 ,模拟电路就是连续变化的模拟量 ,表现形式为电压与电流的连 续波动 二,常用的元器件 : 1,电阻 resistance:固定电阻 色环电阻 / 贴片电阻 ,热敏电阻,光敏电阻,数字可调电阻 基本作用 :限制电流与调

16、剂电压 ; 2,电容 capacitance:陶瓷电容,铝电解电容,薄膜电容,纸介电容,云母电容 基本作用 :储备能量 以电场方式 与隔直通交 滤波 / 旁路 ; 容抗与电容成反比 ,与频率也成反比；假如容抗用 Xc 表示 ,电容用 C 表示 ,频率用 f 表示 , 那么 Xc 12 fC 3,电感 inductance: 磁芯电感,空心电感,可调电感,阻流电感 基本作用 :储备能量 以磁场方式 与阻交通直 抑制流过它的电流突然变化 电磁感应只有在外施电压或者电流随时间增大或减小的变化过程中才会产生； 重点 :电感的能量储备特性可以被用在开关电源电路中 ,如图升压电路；当 mos 管打开 ,

17、mos 管 电感储备能量 ,由二极管隔断的负载由电容储备能量供应；当 MOS 管关断时 ,储备在 的能量叠加到 5V 电源 达到升压的成效 ；此时 ,电感给电容充电 ,同时供应负载电流； 第 6 页,共 8 页常见硬件工程师笔试题标准答案 4,磁珠 :用于抑制信号线, 电源线上的高频噪声与尖峰干扰 ,仍具有吸取静电脉冲的才能； 磁 珠 就 是 用 来 吸 收 超 高 频 信 号 , 像 一 些 RF 电 路 ,PLL,振 荡 电 路 , 含 超 高 频 存 储 器 电 路 DDRSDRAM,RAMBUS 等都需要在电源输入部分加磁 珠 荡电路 ,中低频的滤波电路等 ,其应用频率范畴很少超过 ,

18、而电感就是一种蓄能元件 ,用在 LC50MHZ； 磁珠有很高的电阻率与磁 振 导率 ,等效于电阻与电感串联 ,但电阻值与电感值都随频率变化； 4,二极管 : 正向导通 ,反向截至 ;PN 结二极管,肖特基二极管,稳压 齐纳 二极管,发光二极 管,变容二极管 硅管 :压降就是 0, 7V 左右 ,耐压高但开关速度慢 ,常用低频整流与开关 ; 锗管 :压降就是 0, 2V 左右 ,阈值电压小 ,常用于 RF 信号检测与低电压电平电 ; 路 肖特基二极管 :压降就是 0, 4V 左右 ,耐压低但开关速度快 ,常用高频整流与开关； 二极管选项考虑五大因素 向压降； :反向峰值电压 / 最大整流电流 / 响应速度 / 反向漏电流 / 最大正 5,三极管 晶体管 :NPN,PNP 三极管 ;用于开关与放大电 路 Q； 放大区电流增益 :Ic=B*Ib,B 就是电流增益 ,典型值 10-500,Ic 最大为 80-600mA；只有工作 术语 :截止区,放