组合逻辑电路中的冒险现象_第1页
组合逻辑电路中的冒险现象_第2页
组合逻辑电路中的冒险现象_第3页
组合逻辑电路中的冒险现象_第4页
组合逻辑电路中的冒险现象_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、组合逻辑电路中的冒险现象【题目3】： 组合逻辑电路在什么情况下产生冒险现象，举例说明。有哪些方法可 以消除，比较这些方法的实现成本。【问题探究】冒险产生原因：.门电路的开关电平有时间差，信号从一个电平向相反方向跳变时 不是突变的。.门电路有延时，信号经过的传输路径不同，延时不同。产生冒险的情况：图2波形图当输出端的逻辑函数在一定条件下能简化成 = A + A或者L = 图2波形图IA 吕堂 。1 LA-A & 图1电路图时。例如： = AC AB，当C=1,B= 1时，产生冒险。图3 实咏波坨图冒险的消除3.1.增加冗余项消除冒险3.1.1代数法囹4 延迟时川也囹逻辑表达式P = AB + M

2、中，当B=C=1时F = A &存在冒险现象，此时若在L式中加上一“1”电平，便可以消除冒险。而且这个1电平必须是出现冒险瞬间时输入的“1”电平，这样不影响L逻辑关系的与 项才行。将七改写成,P = A + A与项BC=1可以做到。见图1,虚线 部分是后加的。3.1.2卡诺图法 卡诺图法消除竞争冒险实质上和代数法是一致的，应根据条件采用何 种方法来消除竞争冒险从卡诺图上看，既然问题出在两个卡诺圈的相 切处，只要增加一些卡诺圈将两个互不搭接的卡诺圈一接起来，就 可已实现消除冒险的目的,所以卡诺图法也叫增加多余项法。还以逻 辑表达式七=AB + AC为例，见图2,其中虚线的卡诺圈为后添加的,添加后

3、的逻辑表达式为% =施+的+ BC图上 未诺图法消除竞争留险3.2输出端加滤波电容法组合电路中由竞争冒险产生的毛刺，一般都是低频分量少而高频分量 很丰富的信号，由此，可以在组合电路的输出端添加一积分器（低通滤 波器），从而达到通高频阻低频的作用。为了能除毛刺，必须要正确选择 积分电路的时间常数丁 =RC。时间常数要比毛刺的宽度大，以达到消 除毛刺的目的，但也不能太大,以免使信号形状出现不能允许的畸变。RC的值一般都是通过实验的方法来确定的。3.3引入选通脉冲法3.3引入选通脉冲法冒险是难以消除的,当组合电路的冒险影响了整个系统的工作时，可以用取样的方 法解决。取样脉冲仅在输出处于稳定值的期间到来，以保证输出正确的结果，在没有选通脉冲期间,输出的信息是无效的。常用的选通脉冲的极性和所加位置如3所示。的极性和所加位置如3所示。4(a)所示的逻辑电路币的高电平出现在电路到达稳定状态以后, 所以G0G3每个门的

人人文库> 全部分类> 图纸下载 > 毕业设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论