TLC7524接口电路及程序设计解析课件_第1页
TLC7524接口电路及程序设计解析课件_第2页
TLC7524接口电路及程序设计解析课件_第3页
TLC7524接口电路及程序设计解析课件_第4页
TLC7524接口电路及程序设计解析课件_第5页
已阅读5页，还剩9页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、8.7 TLC7524接口电路及程序设计TLC7524接口电路设计TLC5724是TI公司生产的8位D/A转换器，转换周期为100ns。TLC7524接口电路设计图接下页FPGA与TLC7524的接口电路如上一页所示：FPGA_IO18为TLC7524提供 8位并行数据。TLC7524的CS、WR都是低电平有效，所以直接接地 TLC7524接口电路程序设计TLC7524 时序图 TLC7524输出控制时序图上图所示。根据TLC7524输出控制时序，利用接口电路图，通过改变输出数据，设计一个正弦波发生器。TLC7524是8位的D/A转换器，转换周期为100ns，所以锯齿波形数据由256个点构成，

2、每个点的数据长度为8位。FPGA的系统时钟为50MHz，必须对其进行分频处理,这里进行5分频，得到的正弦波的频率为156.25KHz。TLC7524接口电路输出控制程序 接口电路输出控制程序电路符号 TLC7524接口电路输出控制程序-文件名：TLC7524.VHD-功能：产生156.25KHz的正弦波。-最后修改日期：2004.3.18。library ieee;use ieee.std_logic_arith.all;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity TLC7524 is port( clk

3、 :in std_logic; -系统时钟 rst :in std_logic; -复位信号 data_out:out std_logic_vector(7 downto 0); -波形数据 end TLC7524; 接下页architecture behav of TLC7524 issignal b:integer range 0 to 63; -地址计数器signal q:integer range 0 to 4; -计数器signal d:integer range 0 to 255; -波形数据寄存器begin接下页process(clk) -此进程通过对系统时钟的分频，完成的地址计

4、数器的循环计数beginif rst=1 then b=0; -复位时，对地址寄存器清零 elsif clkevent and clk=1 then if q=4 then q=0; -此IF语句完成对系统时钟的5分频 if b=63 then b=0; -此IF语句完成对地址的循环计数 else b=b+1; end if; else q d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d null;end case;end p

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论