集成电路工艺原理试题总体答案

(完整版)集成电路工艺原理试题总体答案目录一、填空题（空1分，24分）....................................................................二、判断题（小题。5分共9分.................................................................三、简答题（小题分，28分）..................................................................四、计算题（小题分，10分）..................................................................五、综合题（9分）...............................................................................一、填题每空1分，共24分10.11.12.13.14.15.16.17.18.19.20.21.22.23.24.25.26.27.28.29.

制作电阻分压共需要三次光刻别是电薄膜层光刻、高层绝层光刻和互连金属层光刻。集成电路制作艺大体上可以分成三类,包图形转化技术、薄膜制备术掺杂技.晶体中的缺陷括点、线缺陷、、体陷等四种。高纯硅制备过为氧→粗→低纯四氯化→高→高纯硅直拉法单晶生过程包括下种、收颈、放肩、等生长、收尾等骤提拉出合格的晶硅棒还要经过、研磨、抛等工序过程方制备出符合集成电路制造要求的衬底片。常规的硅材料光方式有：机抛，化学抛，机械化学抛等。热氧化制备iO的方法可分为四种，包括、水蒸汽氧化、湿氧化、2.硅平面工艺中温氧化生成的非本征定性二氧化硅对硼、砷Sb）等素具有作用。在iO内和i—SiO界面存在有可氧层固定电荷、界面、化层22陷阱等电荷制备S的方法有、真法、阳极氧化法、热化法、热等。常规平面工艺散工序中的恒定表面扩散过程中质在体内满足函分布规平面工艺扩散工序中的限表面源扩散过程中杂质在体内满足高函数分布。离子注入在衬中产生的损伤主要有点陷、非晶区非晶层等三种离子注入系统构一般包括离子源、分析器、加速管、聚焦扫描系统、靶等部分.真空蒸发的蒸源有、电子束加热源、激光、高感加热蒸发源等。真空蒸发设备三大部分组成，分别真空系统、蒸发系统、板及加热系统自持放电的形有辉光放电、弧光放、电晕放电、火花放电离子对物体表轰击时可能发生的物过程有反、生二次电子、溅射、注。溅射镀膜方法、射溅、偏压溅射、磁等常用的溅射镀气体是氩气（Ar),射频溅射膜的射频频率是3.56MHz。CVD过程中学反应需的激活能来源有？热能、等、光能等根据向衬底输原子的方式可以把外分为：气外、相外延、固相外延。硅气相外延的源有四氯化硅SiCl4氯硅烷SiHCl3氯烷SiH2Cl2烷SiH4）等。特大规模集成路ULIC）对光刻的基要求包括高分辨、高灵敏度的光刻胶、低陷精密的套刻对准、对大尺硅片的加工等五个方面。常规硅集成电平面制造工艺中光刻序包括的步骤有涂、、曝光、、坚膜、腐、胶等。光刻中影响甩后光刻胶膜厚的因素溶解度、温度、甩胶时间、转速。控制湿法腐蚀主要参数有腐蚀液浓度、、腐液温度、式等湿法腐蚀Si所用溶液有硝—氢氟酸-醋（或水混合液溶等腐蚀iO2常用的腐蚀是HF溶，腐蚀i3N4常用腐蚀剂是磷。湿法腐蚀的特是选比高、工艺简单、各同性、线条宽度难控制。30.

常规集成电路面制造工艺主要由

光刻、

、

、刻蚀、

(完整版)集成电路工艺原理试题总体答案31.32.

CVD、PVD）等艺手段组成。设计与生产一最简单的硅双极型P结隔离构的集成电路，需要发射区光刻、线区光刻、反刻铝电等六次光刻.集成电路中隔技术有哪些类？

埋层光刻、隔光刻、基区光刻、二、判题每小题。5分共9分10.11.12.13.14.15.16.17.18.19.20.21.22.23.24.25.26.27.28.29.30.31.32.

连续固溶体可是替位式固溶体，也以是间隙式固溶体(×）管芯在芯片表上的位置安排应考虑料的解理方向，而解理的确定应根据向切割硅锭时制作出定位面为依据.（√）当位错线与滑矢量垂直时，这样的错称为刃位错，如果位线与滑移矢量行，称为螺位错（√)热氧化过程中硅向二氧化硅外表面动，在二氧化硅表面与化剂反应生成氧化硅）热氧化生长的SiO2都是四面体结构,有键氧桥键氧键氧越多结构越致密中有离子键成份，氧空位表现为正电（√）SiO2中价网形成者可使结构强度加，3价的网络形成者可结构强度减小（）SiO2作为扩掩蔽膜需要满足一定的厚度要求）硅热氧化形成SiO2体积将增加约倍（√）温度对氧化速常数、B都有影响压只影响氧化速率常数B。（)在常规热氧化艺中干氧氧化的速度快。(×)半导体器件生中所制备的二氧化硅膜属于无定形二氧化硅(√）二氧化硅膜能效的对扩散杂质起掩作用的基本条件是杂质硅中的扩散系大于在二氧化硅中的散系数。（√预淀积扩散是了提供足够的杂质总量,而分布扩散是为了达到需要扩深度并同时在硅的表面获得一定厚度的化层。√)基区主扩散属有限表面源扩散.（√杂质在硅晶体的扩散机制主要有两：间隙式扩散、替位式散.其中间隙式扩散比替位式扩散困.（×）替位式扩散就替位杂质和邻近晶格置上的原子互换。(×）热扩散掺杂的艺可以一步实现)离子注入工艺被掺杂的材料称为靶靶材料可以是晶体，也以是非晶体，晶靶也称为无定形靶(√）有限表面源扩与离子注入的杂质分都满足高斯函数掺杂工艺杂最高浓度位置都在硅片面（×）离子注入工艺入射离子能量低于临能量时核阻止本领占主，高于临界能时电子阻止本领占主（蒸发镀膜中电加热源可分为直接加源和间接加热源，其中接加热源的加体和待蒸发材料的载为同一物体而间接加热源是把待蒸发材料放入坩埚中进间加.(√）蒸发镀膜中电加热源可分为直接加源和间接加热源,中间接加热源是把待蒸发料入坩埚中坩埚进行间接热。(常用的溅射镀方法有直流溅射、射溅射、磁控溅射，其中控溅射的气压低、靶电流密度最高（CVD系统包热壁式VD统和冷壁式VD系，在冷壁CVD系中侧壁温度与沉底温度相等×)实现对VD淀积多硅掺杂主要有三种工：扩散、离子注入、原掺杂。由于原掺杂比较简单，所以被广泛采用。(×）LPCVD系统中积速率是受表反应控制的，APCVD系统淀积速率受质量输运控制√)相同掺杂浓度,多晶硅的电阻率比单硅的电阻率高得(√)LPCVD多晶硅氮化硅等薄膜形成保形覆盖，在低APCVD中，保形覆一般比较常见）PSG高温回需要的度要比BPSG高（√）通常称在低阻底材料上生长高阻外层的工艺为正向外延，之称为反向外）在紫外光曝光X射曝光、电子束曝光技术中可实现直写式曝光需掩模版的是X射线曝光技.（×）制备光刻掩膜,希望黑白区域间的过区越大越好×

33.34.35.

(完整版)集成电路工艺原理试题总体答案满足双极晶体的正常工作需晶体管的基区非常薄,小于少子的散度才,这样使扩散远远大于复合.（√）集成电路制造艺中隔离扩散的深度以不超过外延层的厚度×)PN结离所依据的基本原理是用结正向置时的高阻性（×）三、简答题每小题4分共28分）10.

金刚石晶格111｝层密排面具有的性质。为什么硅单晶生长、化学腐蚀、解、扩散速度等方面具有向异性的特?画图说明硅晶的原子排列情况.固溶度。饱和蒸气压。硅片主、副定面的主要作用。硅片加工过程倒角工序的作用。、举例说明iO在中的作用?2热氧化过程经哪几个步骤？如图所示为在640Torr的汽氧化时）晶面硅和）晶面氧化层厚度与氧化时间温度的关系，分析为何着温度升高、时间延不同晶面硅的氧化层厚差异减小。11.12.13.14.15.16.17.18.19.20.21.22.23.24.25.26.27.28.29.30.

实际制备较厚SiO薄膜时为何多采用干—湿干结的方法?2氧化工艺中的质分凝现象。扩散工艺.常规高温扩散程中的恒定表面源扩与有限表面源扩散两扩条件主要区别哪里？实际扩散工艺何多采用两步扩散工来完成？简述投射式气浸没激光掺杂技术的理。离子注入。离子注入技术主要特点？离子注入过程轻离子和重离子引起损伤有何不同？热退火及其作,常规退火有哪些缺点对比说明真空发与溅射的特点.真空蒸发法制薄膜需要通过几个基过程：膜中电阻加热对加热材料的要求有些制备薄膜与蒸法相比突出的特点是么？自持放电的条及物理意义。等离子体:射频辉光放电特点：溅射镀膜法：溅射阈值磁控溅射的特：

31.32.33.34.

(完整版)集成电路工艺原理试题总体答案为何任何处于离子体中的物体相对等离子体来讲都呈现出电位,并且在物体表附近出现正电荷积累？射频溅射中每电极都可能因自偏压应而受到离子轰击发生射，如何减小衬底的轰击溅射率化学气相淀积ChemicalVaporDeposition）CVD？化学气相淀积简称CVD,是集成电路工中用来制备薄膜一种方法，这种方法是含有薄膜元素气态反应剂或者态反应剂的蒸汽,以合理的速入反应室，在衬底表发生化学反应并在衬底面淀积薄膜35.36.37.38.39.

化学气相淀积程的步骤？边界层？化学气相淀积二氧化硅薄膜在ULSI中的应用?CVD化学反必须满的条件有哪些?CVD系统通包括哪子系统？（1）态源或液态源,（2）气体输入管道（3）气体流量制系统，(4）反应室，(5）基座加热及控制系统（有些统的反应复活能通过他方法引入,（6)温度制及测量系统等40.41.42.

多晶硅薄膜的集成电路制造中的应有哪?CVD工艺中何谓保覆盖？外延指在单晶衬底如硅片按衬底晶向生长单晶膜的工艺过程。43.

选择外延指利用外延生的基本原理，以及硅绝缘体上很难核化成＊特性,在表面的特定区域生长外层其他区域部生的技术44.

SOS技术通常也称在＊*衬底材料上长阻外延层的工艺为正向外，之称为反向外延，如果长的外延层和底是同一种材,那么这种工艺就叫做质外延外延生长的薄材料与沉底材料不同或者说生长化学组分，至物理结构与地完全不同的外延层相应工艺就叫做异外延45.

分子束外延是一种在超高空下的蒸发技术是利蒸发源提供的定向分束或原子束撞击清洁的衬底表面上生成外延层的工艺程46.47.48.49.50.51.52.53.54.55.56.57.58.59.

硅外延工艺中小自掺杂效应的方法哪些？光刻。ULSI对图形移的要求有哪些光学光刻中的波效应是如何形成的对光刻有何影响?何消除？对比说明正、光刻胶的差别？光刻显影后显镜检查的内容有哪些光刻工艺中前的目的是什么？X射线光刻中为X射线波长选择在2-40范内？紫外曝光的方有哪些？说明各自特。光刻工艺中对膜版的要求有哪些？铬版有哪些特画图说明铬掩版基本结构腐蚀工艺中的择比。湿法腐蚀的特.

16•cm)N416•cm)N416—3xN160.61.62.

什么是干法刻？何谓反应离子蚀？何谓集成电路?四、计算题每小题5分共10分1、已知晶晶格常数为a，根据硅晶体构的特点，求硅晶体中原子密度、最小原子距空间利用率、〈111〉晶向原子线密度晶面原子面密。2、已N型Si衬底N=10cm，硼预扩散温度1000℃,D=2×10cm/s时间20min20cm，BN/N求A=6.5，求结深为多少微？（保留两位有数字)SB3已N型i衬底N=2×10—3硼预扩散度为1200℃D=3×10cm时间为小19—3，Berfc（3.125×10。9，求结为多少微米(保留两位有效数字4、某成电路采用的n型延层衬底度为N=2×10cm,晶管区硼预淀积的温度为℃时间为B10min,Ns=4×10cm，D=5×10cm/s，erfc（5×10)=2.89，再分布的温度为1180℃，时为50min11D=1×10cm/s，试求再分后结深为多少微米(保留三位有效数字25、硅晶体管基区硼预淀的温度950℃，衬底B，要求预淀积后的方电阻8Ω/□试确定预淀积所要的时间为多少min(答案保留整数已知，D52/（2。5×10)=2.95.

20

cm

,erfc6、知型硅外延层的电率为

0.5•

，现在用硼离注入法形成基,其能量为80kev,注入剂量1。5×1015cm-2，试求入离子的平均浓度为多。已知平均投射程3投影射程的标准偏差为8。9nm,底掺杂浓度为10cm，注入离子浓度与深度关系式为()三位有效数字

2s22p

留7、已知型硅外延层的电阻率为

0.5•cm

,现在用硼离注法形成基区，其能量为80kev，若注入剂量为N=1。5×10cm,试求深为多少。已R=308.1nm，R=88。9nm，N=10cm.(保留位有效数字)sppB五、综合题共9分1、N阱CMOS工艺流程如下，根据流程要回答后面问题分CMOS工流程:1.初始氧；2.光1，N阱窗口；3.离子注入形成N阱4.LPCVD淀SiN；5.刻2,保留NMOS有区不动，场区硼离子入场区氧化1；7.光刻3阱中非有源区磷离子入。场区氧化2;9.HCl气中干氧生成栅氧化层及调开电压;10。多晶淀积11。光刻4，NMOS源、漏形成。光刻5，PMOS源、漏形成13。PSG淀积;14.光刻6形金属化接孔15蒸铝、铝、合金、钝化、开压焊孔。问题：1.工1中氧化生成的SiO2为何能作为扩散的掩蔽膜？（2分）2.每步光刻的基本流程(2分)3。艺中注入的是什么离子？(1分4.何有源区、场区？（2分）5。艺、6、8中场区氧化及子注入的作用，为何能有此作用(3分）6。艺中为何要在HCl气氛中干氧生成SiO2？分）7.工10中多晶硅有何作用与相比有优?（3分）8.下图分别为N阱CMOS结图和等效电路图，请在结构图中标出等效电图的V、V、V三点位置3IODD分）

(完整版)集成电路工艺原理试题总体答案答：1。相条件下需扩散杂质在SiO2中的扩散系数小于硅中，所以扩散速度小在硅中的扩散速度。2.涂胶、前烘曝光、显影、坚膜、腐蚀去等3.（磷)、As（）4。有区为器件形区,即MOS管的源、漏、极所在的区域场区为器件之间的隔区，区域内无器件，是MOS管的源漏、栅极以外的区域5。MOS集电路中的隔离主要是防止成生的导电沟道防止区的寄生场效应体管开启方之就是提高寄生效应管的阈值电压,使其高于集成电的工作电压，提高值电压的方法有两个一是增加场区二氧化硅的厚度，二是增大氧层下沟道的掺杂浓,形成沟道阻层6。栅氧化层是MOS管一部分，其量直接影响器件性,在HCl气氛中干氧生成的SiO2结致密，缺陷少界态，减少了可动离子。提了器件性能。7.多晶硅作为极材料，与铝相比，多晶栅好的解决了电迁移现象，同时多晶硅栅使工艺即自对准技术。在多硅栅的掩蔽下自对准进行源漏区杂质注入，时完成多晶硅的杂质注入2、标埋层双极晶管工艺流程如下，根据程简要回答后问题(20分（1）衬底制备选用P型掺杂的硅片，<111〉晶向电率3—13欧·厘。）隐埋氧化。生成厚度约为1微的氧化膜。(3)隐埋光刻。刻蚀出隐埋扩散窗口.）隐埋扩散。扩型杂质目是减小集极串联电阻,扩散后用HF酸腐掉全部氧化层。(5)外延.生长N型外延层；厚度约6-8微米。）离氧化。厚度8000埃作为隔离扩掩膜光隔离区。(8）离扩散。浓硼扩散，要穿外延层,扩散后用HF酸腐蚀掉硼硅玻璃蒸。衬底金，这是逻辑电路要求工艺，目的是高电路的开关速度(10)基区氧化.(11）光刻基.(12）基区扩赛。扩硼预淀积加再分两步完成，结深2微.再生成4000埃氧化层光刻发射区。（14)发射区磷扩散扩收极引线孔位置形成N型掺杂区制作欧姆接触电区宽度约为0.3微米）光刻引线孔）蒸铝。(17)刻铝。蚀铝膜，形成互连导及压焊块。合金。在铝间实现欧姆接触。问题:(1）艺(2）-(4）中的埋层有何作?最理的埋层杂质是什么，什么？（2分）