第8章组合逻辑电路

考试需知考试时间：2015年6月25日，第16周周四，7、8节考试地点：学院楼B座139—动力131（31）、暖131（前24）基础楼A座307—暖131（后14）、暖132（40）考试范围：PPT内容，课本例题、公式、作业题考试形式：一纸开不能带课本！！！不能交头接耳！！！手机关机！！！不能带各种电子设备、计算器！！！不要咬文嚼字！不要自作聪明！8.1

数字电路基础8.3

逻辑函数及化简8.2

逻辑门电路第

8

章组合逻辑电路8.4

组合逻辑电路的分析和设计8.5

组合逻辑部件一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路叫做模拟电路。电子电路中的信号分为两大类：一类称为数字信号，它是指时间上和数值上的变化都是不连续的，如图(b)中的信号，处理数字信号的电路称为数字电路。(b)(a)8.1数字电路基础逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与原状态有关电路结构输入输出之间的逻辑关系§8.1.1逻辑代数逻辑变量（自变量）普通代数的自变量具有一定取值范围，表达某一意义。例如时间t，取值范围[0,+∞)，表示时间的变化。逻辑变量的取值范围为0和1，表示两种状态。逻辑函数（因变量）普通是随着它的自变量变化的因变量，具有一定的值域。逻辑函数是随着逻辑变量变化的函数，它的值域为0和1。与门国标符号与门国际流行符号§8.1.2基本逻辑运算AB&表

与逻辑举例状态表开关S1开关S2灯断断灭断合灭合合断灭合亮S1S2图

与逻辑举例灯电源１．与、或、非三种基本逻辑关系(1)

与逻辑关系只有当决定某一事件的条件全部具备时，这一事件才会发生。这种因果关系称为与逻辑关系。或门国标符号或门国际流行符号AB表

或逻辑举例状态表开关S1开关S2灯断断灭断合亮合合断亮合亮(2)

或逻辑关系只要在决定某一事件的各种条件中，有一个或几个条件具备时，这一事件就会发生。这种因果关系称为或逻辑关系。S1灯电源图

或逻辑举例S2表

非逻辑举例状态表开关S灯断亮合灭灯S图

非逻辑举例电源(3)

非逻辑关系事件发生的条件具备时，事件不会发生；事件发生的条件不具备时，事件发生。这种因果关系称为非逻辑关系。AA非门国标符号非门国际流行符号1(1)(2)(3)AB+PABP≥11APABPABPAP&ABPAP图

基本逻辑的逻辑符号与逻辑符号或逻辑符号非逻辑符号ABP现行国家标准过去适用的符号国外常用的符号ABABABAB与非门或非门&11³1&1³异或：输入的两个变量相同时，输出为0；相反时，输出为1。AB同或：输入的两个变量相同时，输出为1；相反时，输出为0。AB2．其他逻辑关系表

与逻辑真值表表

或逻辑真值表表

非逻辑真值表ABP001010110001ABP001010110111AP0110在逻辑代数中用字母表示逻辑变量，逻辑变量在二值逻辑中只有0和1两种取值，以代表两种不同的逻辑状态。用状态变量和取值可以列出表示三种基本逻辑关系的图表，称为逻辑真值表，或简称真值表。2．真值表表示方法

分析逻辑电路时只用两种相反的工作状态，并用1或0表示。如开关接通用1表示，开关断开用0表示。灯亮可用1表示，灯灭可用0表示。

正逻辑系统：高电位用1表示，低电位用0表示。

负逻辑系统：高电位用0表示，低电位用1表示。1、TTL电平（TTL电路是晶体管-晶体管逻辑电路的英文缩写（Transister-Transister-Logic））：输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。2、CMOS电平（CMOS是金属-氧化物-半导体(Metal-Oxide-Semiconductor)）：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。设：uA=0，

uB=uC=3V

则

DA导通，

DB、

DC截止。uY=0.3VY=0uA，uB，uC中任意一个或两个为0，

Y=0

设：3V为高电位1，0.3V为低电位0，二极管管压降为0.3V。8.2.1门电路：实现各种逻辑关系的电路1.与门电路

+12VABCDADCuY

=0.3VYR8.2逻辑门电路设：

uA=uB=uC=0DA、DB、DC都导通Y=0uY=0.3VuY=3.3V设：uA=uB=uC=3V

uY=3.3V，

Y=1DA、DB、DC都导通

+12VABCDADBDCuY

=0.3VYR

+12VABCDADBDCYR

由以上分析可知：只有当A、B、C全为高电平时，输出端才为高电平。正好符合与门的逻辑关系。与逻辑关系式：Y=ABCABCY&

+12VABCDADBDCYR与门逻辑状态表与逻辑关系式：Y=ABCABCY&ABCY00000000000111100001111010101011设：

uA=3V，uB=uC=0V

则

DA导通。

uY=3–0.3=2.7V

DB、DC截止，

Y=1uA，

uB，

uC中任意一个或两个为1，

Y=12.或门电路DA

–12VYABCuY=2.7VR设：uA=uB=uC=3VDA

、DB、DC都导通uY=2.7V，Y=1uY=–0.3V设：uA=uB=uC=0VDA、DB、DC都导通uY=–0.3V，

Y=0DA

–12VYABCDBDCuY=2.7VRDA

–12VYABCDBDCR或逻辑关系式：Y=A+B+C

由以上分析可知：只有当A、B、C全为低电平时，输出端才为低电平。正好符合或门的逻辑关系。DA

–12VYABCDBDCRABCY≥1设：uA=3V，T

饱和导通。•+UCCRCT–UBBRBRkAYuY=0.3VuY=0.3V，Y=0。3.晶体管非门电路

设：

uA=0V，

T截止A1Y•RCTRBRkAYuY=UCC•uY=UCC

，Y=1

由以上分析可知：当A为低电平时，输出端为高电平。当A为高电平时，输出端为低电平。正好符合非门的逻辑关系。+UCC–UBB非门逻辑状态表AY0011

由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。ABCY&与非门的逻辑功能：全1出0，有0出1。+5VABCT1R1R2T2T3T4T5R3R5R4YT1等效电路+5VA

B

CR1C1B18.2.2TTL与非门电路多发射极晶体管+5VABCT1R1R2T2T3T4T5R3R5R4Y

设:

uA=0.3VuB=uC=3.6V，则

UB1=0.3+0.7=1VRLuY=5–ube3–ube4–uR2拉电流UB1=1VuY=3.6V•T2、T5截止，T3、

T4导通，小=5–0.7–0.7=3.6VY=1+5VA

B

CR1C1B11.输入不全为

1+5VABCT1R1R2T2T3T4T5R3R5R4Y设

uA=uB=uC=3.6V，输入端全部是高电平，UB1升高，足以使T2、T5导通，uo=0.3V,Y=0。且UB1=2.1V，T1发射结全部反偏。UC2=UCE2+UBE5=0.3+0.7=1V，使T3导通，T4截止。灌电流T1R1+UccUB1=2.1VUC2=1VuY=0.3V+5VA

B

CR1C1B12.输入全为1

由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。ABCY&与非门的逻辑功能：全1出0，有0出1。

TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。&+UC141312111098

1234567地74LS00&&&74LS00组件含有两个输入端的与非门四个。+5VABT1R1R2T2T3T4T5R3R5R4YDEUB1=1VE=0时，UB1=1V，T2、T5

截止；二极管D导通，使UB3=1V。T3、T4截止，输出端开路(高阻状态)。E=1时，二极管

D截止，Y=AB，同TTL与非门。UB3=1V8.2.3三态输出与非门电路ABY&E三态门逻辑符号E为控制端且高电平有效，即E=1时，同TTL与非门，Y=AB；E=0时，输出端为高阻状态。AB&E用三态门接成总线结构AB&EAB&EAB&E8.3

逻辑函数化简8.3.1逻辑代数运算法则逻辑代数：按一定逻辑规律进行运算的代数。（1）基本逻辑运算１．逻辑加（或运算）P=A+Ｂ运算规则： 0+0=0 0+1=1 1+0=1 1+1=1一般形式： A+0=A

A+1=1

A+A=A２．逻辑乘（与运算）P=A·Ｂ运算规则： 0·0=0 0·1=0 1·0=0 1·1=1一般形式： A·1=A

A·0=0

A·A=A表

两输入变量或非

逻辑真值表ABP001010111000

(b)

或非逻辑P=A+B(1)(2)(3)图

复合逻辑符号+B≥1AABABPPP(b)或非逻辑(c)

与或非逻辑P=A·B+C·D(1)(2)(3)图

复合逻辑符号&≥1PBADCPBADC+PBADC(c)与或非逻辑表

输入变量与或非逻辑真值表ABP000000001110C0011D0101011110001110001101011000011111100011010111111111000000110101（2）运算法则基本运算法则：交换率：结合率：分配率：证明：吸收率：证：证：反演率：小结：

逻辑函数的表示方法(1)

逻辑状态表ABCY00000100000111100001111010101011(2)

逻辑式(1)

常采用与—或表达式的形式；(2)

在状态表中选出使函数值为1的变量组合；(3)

变量值为1的写成原变量，为

0的写成反变量，得到其值为1的乘积项组合。(4)

将这些乘积项加起来(逻辑或)

得到“与—或”逻辑函数式。(3)

逻辑图由逻辑式得到逻辑图ABC&>111Y&8.3.2逻辑函数的化简[例1]

应用逻辑代数运算法则化简下列逻辑式：[解]已知组合逻辑电路图，确定它们的逻辑功能。(2)

对逻辑函数表达式化简或变换；组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。分析步骤：(1)

根据逻辑图，写出逻辑函数表达式；(4)

由状态表确定逻辑电路的功能。(3)

根据最简表达式列出状态表；8.4.1组合逻辑电路分析的简述8.4组合逻辑电路的分析[例2]

分析下图逻辑电路的功能。状态表ABY000011101110功能：当A、B取值不相同时，输出为1。是异或门。AB=1YY&&&AB&异或门符号[例3]

分析下图的逻辑功能。

&&&ABF真值表相同为“1”不同为“0”同或门=1[例4]

分析下图的逻辑功能。

&&&&ABF真值表相同为“0”不同为“1”异或门=18.4.2组合逻辑电路的设计组合逻辑电路的设计可采用穷举法设计步骤：对设计任务的逻辑电路功能描述；写出真值表；转化为逻辑表达式（进行化简）；以最简与或表达式形式；得到适当的逻辑变换形式；最终画出逻辑电路图。例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1、首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。逻辑状态表2、根据题意列出真值表（逻辑状态表）3.转化为逻辑表达式并进行化简4、根据逻辑表达式画出逻辑图。&1&&ABBCF&&&&ABCF若用与非门实现8.5.1加法器8.5组合逻辑部件加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的叠加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。

只求本位和，不考虑低位的进位。实现半加操作的电路叫做半加器。COSCABC=AB半加器逻辑图半加器逻辑符号A、B为两个加数；C为向高位的进位；S为半加和。状态表ABC0000101011S010110=1&ABSC1.半法器

被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。Ci-1：来自低位的进位Ci：向高位的进位2.全加器COCiAiBiCISiCi-1半加器半加器AiBiCi-1CiSiSAiBiSCi-1>1AiBiCi-1Si00000001101110001111010010111011状态表Ci01111000全加器逻辑符号

[例1]

用两个全加器组成一个逻辑电路以实现两个二位二进制数的加法运算。COA0B0CIS0COC1A1B1CIS101101101

全加器SN74LS183的管脚图其它组件：SN74H83---四位串行进位全加器。SN74283---四位超前进位全加器。1.

二—十进制编码器编码：用数字或符号来表示某一对象或信号的过程称为编码。

在数字电路中，一般用的是二进制编码，n位二进制代码可以表示

2n个信号

将十进制的十个数0，1，2，···，9编成二进制代码的电路称二—十进制编码器，这种二—十进制代码称BCD码。8.5.2

编码器1.二进制代码的位数十个数码，取n等于4。2.列编码表

四位二进制代码共有十六种状态，取任何十种状态都可以表示0~9十个数。8421编码是在四位二进制代码的十六种状态中，取出前十种状态，表示0~9十个数，后六个状态去掉。8421编码表00000100012001030011401005010160110701118100091001输入十进制数输出Y3Y2Y1Y0（I0）（I1）（I2）（I3）（I4）（I5）（I6）（I7）（I8）（I9）3.由编码表写出逻辑式00000100012001030011401005010160110701118100091001输入十进制数

输出Y3Y2Y1Y0（I0）（I1）（I2）（I3）（I4）（I5）（I6）（I7）（I8）（I9）编码器&&&&•••••••••••••••+5V1k10Y30123456789

01114.由逻辑式画出逻辑图Y2Y1Y0S0S1S2S3S4S5S6S7S8S9优先编码器

根据请求信号的优先级别，按次序进行编码。如CT74LS147型10/4线优先编码器。8.5.3

译码器

译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码(输出)。1.

二进制译码器例如：2线—4线译码器、3线—8线译码器、4线—16线译码器等。现以3线—8线译码器74LS138为例说明。

输入三位二进制代码：ABC，输出八个信号低电平有效：现以3—8线译码器74LS138为例说明。其余输出为1，·

·

·ABC=000时，1.译码器的状态表

输入

输出ABC00000101001110011010111101111111101111111101111111101111111101111111101111111101111111102.译码器逻辑式…3.译码器逻辑图1.半导体数码管abfgecd•fg

abedc•+abcdefg•abcdefg+++++•将十进制数码管分成七个字段，每段为一个发光二极管。共阴极接法共阳极接法8.5.4

二—十进制显示译码器2.七段显示译码器

七段显示译码器的功能是把8421二—十进制代码译成对应于数码管的七个字段信号，驱动数码管显示出相应的十进制数码。74LS247译码器接共阳极数码管。它有四个输入端A0，A1，A