第7章 微型计算机存储器

第7章微型计算存储器

7.1概述7.2随机存取存储器RAM7.3只读存储器ROM7.4微机内存区域划分7.5存储器芯片与CPU的连接7.1概述

一、定义是计算机的重要组成部分，是CUP重要的系统资源之一。CPU与存储器的关系如下图所示。存储器是计算机系统的记忆设备。存储器由一些能够表示二进制“0”和“1”的状态的物理器件组成，这些具有记忆功能的物理器件构成了一个个记忆单元，每个记忆单元可以保存一位二进制信息。8个记忆单元构成一个存储单元，可存放8位二进制信息即一个字节（Byte）。许多存储单元组织在一起就构成了存储器。DSESSSCSIPPSW标志寄存器执行部件控制电路指令译码器4321数据暂存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组指令队列地址总线AB数据总线DB总线接口控制电路控制总线CB运算器地址加法器地址译码器、、、指令1指令2指令3指令4、、、数据1数据29AH、、、指令MOVAL,[BX]包含一个从存储器读操作存储器CPU7.1.1存储器的分类

按构成存储器的器件和存储介质分类：磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。半导体存储器的特点⑴速度快，存取时间可到ns级；⑵集成度高，不仅存储单元所占的空间小，而且译码电路和缓冲寄存器、读出写入电路等都制作在同一芯片中。目前已达到单片1024Mb（相当于128M字节）。⑶非破坏性读出，即信息读出后存储单元中的信息还在，特别是静态RAM，读出后不需要再生。⑷信息的易失性（对RAM），即断电后信息丢失。⑸信息的挥发性（对DRAM），即存储的信息过一定时间要丢失，所以要周期地再生（刷新）。⑹功耗低，特别是CMOS存储器。⑺体积小，价格在不断地下降。按在微机系统中的位置分类：主存储器（内存，MainMemory）

辅助存储器（外存，ExternalMemory）

用来存放计算机正在执行的或经常使用的程序和数据。CPU可以直接对它进行访问。一般是由半导体存储器构成，通常装在主板上。存取速度快，但容量有限，其大小受地址总线位数的限制。缓冲存储器（缓存，CacheMemory）

用来存放不经常使用的程序和数据，CPU不能直接访问它。属计算机的外部设备,是为弥补内存容量的不足而配置的，容量大，成本低，所存储信息既可以修改也可以长期保存，但存取速度慢。需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘驱动器等。位于主存与CPU之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。按制造工艺不同半导体存储器分类：随机存取存储器RAM(RandomAccessMemory)只读存储器ROM(Read-OnlyMemory)又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读/写操作的一类存储器。

在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。

静态RAM动态RAM掩膜ROM（MROM）可编程ROM（PROM）可擦除编程ROM（EPROM）电擦除可编程ROM（EEPROM）闪速存储器按工艺不同双极型MOS型按信息存放方式不同7.1.2半导体存储器的结构

半导体存储器一般由以下部分组成：地址译码电路、存储体、三态数据缓冲器、控制逻辑

·存储体：矩阵形式保存数据。·地址译码电路：接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读／写操作。（1）单译码——适用于小容量存储器单译码方式只用一个译码电路对所有地址信息进行译码，译码输出的选择线直接选中对应的存储单元。如图所示（2）双译码——分为行译码与列译码双译码方式把n根地址线分成两部分，分别进行译码，产生一组行选择线X和一组列选择线Y，每一根X线选中存储矩阵中位于同一行的所有单元，每一根Y线选中存储矩阵中位于同一列的所有单元，当某一单元的X线和Y线同时有效时，相应的存储单元被选中。

如图所示单译码方式双译码方式·三态数据缓冲器：是数据输入/输出的通道，数据传输的方向取决于控制逻辑对三态门的控制。·读写控制电路：接收CPU发来的相关控制信号，以控制数据的输入/输出。CPU发往存储芯片的控制信号主要有读信号、写信号和片选信号等。值得注意的是，不同性质的半导体存储芯片其外围电路部分也各有不同，如在动态RAM中还要有预充、刷新等方面的控制电路，而对于ROM芯片，在正常工作状态下只有输出控制逻辑等。7.1.3半导体存储器的主要性能指标

存储器性能指标主要有三项：存储容量、存取速度、带宽存储容量：反映存储器可存储信息量的指标。以单元个数×数

据位数表示如:某存储器存储容量为64K×8位，即64K字节。设微机的地址线和数据线位数分别是p和q，则该存储器芯片的地址单元总数为2p，该存储器芯片的位容量为2p×q。

例如：存储器芯片6116，地址线有11根，数据线有8根则该芯片的位容量是位容量=211×8=2048×8=16384位存储容量常用单位:B、KB、MB、GB、TB1KB=1024B1MB=1024K1GB=1024MB1TB=1024GB存取速度：完成一次访问（读/写）存储器的时间。

带宽：每秒传输数据的总量,通常以B/S表示.

带宽=存储器总线频率×数据宽度/8

例如：一存储器的总线频率为100MHZ，存储宽度为64位，则

带宽=100×64/8=800MB/S存取时间：表示启动一次存储操作到完成该操作所经历时间；一般为几ns到几百ns

存取时间越短，则存取速度越快。存储器的存取时间主要与其制造工艺有关，双极型半导体存储器的存取速度高于MOS型的存取速度

7.1.4存储器的分级结构微机存储系统的层次结构静态随机存取存储器SRAM动态随机存取存储器DRAM7.2随机存取存储器RAMRAM(RandomAccessMemory)意指随机存取存储器。其工作特点是：在微机系统的工作过程中，可以随机地对其中的各个存储单元进行读／写操作。存取速度快、功耗较大、容量较小。它一般适用于构成高速缓冲存储器（Cache）.SRAM其存储电路是以双稳态触发器为基础，只要不掉电，信息永不会丢失，不需要刷新电路。7.2.1静态随机存取存储器SRAM基本存储单元·基本工作原理(b)六管基本存储电路(a)六管静态存储单元的原理示意图T1截止→A＝“1”→T2导通→B＝“0”→T1截止（稳定）T1导通→A＝“0”→T2截止→B＝“1”→T1导通（稳定）·读出操作·写入操作X译码与Y译码信号消失后，T5～T8都截止。由于存储单元有电源及负载管，可以不断地向栅极补充电荷，依靠两个反相器的交叉控制，只要不掉电，就能保持写入的信息“1”，而不用刷新。

X译码高电平→T5、T6导通Y译码高电平→T7、T8导通这种存储电路的读出过程是非破坏性的，即信息在读出之后，原存储电路的状态不变。典型静态RAM存储器芯片——6116外部结构•A0-A10：11根地址信号输入引脚。•：写控制信号输入引脚，当为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；OE:读控制信号输入引脚，当为低电平时，使输入三态门导通，从所选中的存储单元读出信息送到数据总线。•D0-D7：8根数据输入／输出信号引脚•：低电平有效，通常接地址译码器的输出端。•VCC：电源。•GND：地。常用的静态存储器SRAM有：6116（2K×8）、6264（8K×8）、62256（32K×8）62512（64K×8）以及更大容量的128×8位（1M）的HM628128等。Intel6116工作方式与控制信号之间的关系A10～A0D7～D0工作状态1×××高阻态低功耗维持001稳定输出读0×0稳定输入写7.2.2动态随机存取存储器DRAM一、DRAM基本存储电路单管动态存储电路·基本工作原理：依靠T管栅极电容的充放电原理来保存信息.

当栅极电容上充有电荷时，表示该单元保存信息“1”。当栅极电容上没有电荷时，表示该单元保存信息“0”。由于电容上的电荷会逐渐泄漏，因此对DRAM必须定时进行刷新，使泄漏的电荷得到补充。常用DRAM的基本存储电路有4管型和单管型两种

。·写入操作行选择线为高电平，T管导通，写信号通过位线存入电容C中；·读操作行选择线仍为高电平，存储在电容C上的电荷，通过T输出到数据线上，通过读出放大器，即可得到所保存的信息。·刷新操作在动态RAM的使用过程中，必须及时地向保存“1”的那些存储单元补充电荷，以维持信息的存在。刷新时间间隔一般要求在1～100ms。工作温度为70℃时，典型的刷新时间间隔为2ms，也就是2ms内必须对存储的信息刷新一遍。

四管动态RAM存储电路二、典型动态RAM存储器芯片——2164内部结构图集成随机存取存储器（IRAM）

IRAM是一种新型的动态存储器，它克服了DRAM需要外加刷新电路的缺点，将刷新电路集成到RAM的芯片内部，兼具两种RAM的优点。目前主要有Intel2186/2187（8K×8位）

视频随机存取存储器（VRAM）

专为视频图像处理设计，VRAM采用双端口设计，允许同时从处理器向视频存储器和随机存取内存数字～模拟转换器传输数据。高速RAM

通过增加少量的额外逻辑电路，提高单位时间内的数据流量，即所谓的增加带宽。例如：EDODRAMSDRAMRDRAMDDRDRAMDDR2DRAM

DDR3DRAM掩模式ROM—MROM（MaskROM）可编程ROM－PROM（ProgrammableROM）可擦除可编程ROM—EPROM（ErasableProgrammableROM）电可擦除可编程ROM—EEPROM

（ElectricallyErasableProgrammableROM）快擦型存储器(F1ashMemory)7.3只读存储器ROMROM(ReadOnlyMemory)

意指只读存储器。其工作特点是：在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作；电源关断，信息不会丢失，属于非易失性存储器件；常用来存放不需要改变的信息。ROM存储信息的原理和组成ROM存储位T1和电子开关S构成一个存储位。X选择线端加上选中信号＋S断开→D＝“1”X选择线端加上选中信号＋S闭合→D＝“0”ROM的组成16×1位ROM结构信息“1”信息“0”7.3.1掩模式ROM——MROMMROM是厂家根据用户事先编写好的机器码程序，把0、1信息存储在掩模图形中而制成的芯片。芯片制成后，存储位的状态即0、1信息就被固定了。7.3.2可编程ROM——PROMPROM一种可由用户通过简易设备写入信息的ROM器件。PROM的类型：

（1）熔丝式PROM（2）二极管破坏型PROM熔丝式PROM的基本存储单元是一只晶体管或MOS管。

用户编程时，靠专用写入电路产生脉冲电流，来烧断指定的熔丝，以达到写入“0”的目的。熔丝式PROM的基本存储单元（2）二极管破坏型PROMPROM存储器在出厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管的PN结，字线与位线之间不导通（即所有存储内容均为“1”）。如果用户需要写入程序，则通过专门的PROM写入电路，产生足够大的电流把要写入“0”的那个存储位上的二极管击穿，造成这个PN结短路，只剩下顺向的二极管跨连字线和位线，这时，此位就意味着写入了“0”。出厂时PROM中的信息全部为1。PROM器件只能固化一次程序，数据写入后，就不能再改变了！一次性！！！7.3.3可擦除可编程ROM——EPROM基本存储单元·初始态：每个单元的浮动栅极上都没有电荷，源极与漏极之间不导电，此时表示该存储单元保存的信息为“1”。·写入信息“0”：在漏极和源极（即S）之间加上十25v的电压，同时加上编程脉冲信号(50ns)，漏极与源极间被瞬时击穿，电子注入到浮动栅。在高压电源去除之后，浮动栅为负，就形成了导电沟道，从而使相应单元导通，即将0写入该单元。·清除信息：用一定波长的紫外光照射浮动栅，使负电荷获取足够的能量，摆脱SiO2的包围，以光电流的形式释放掉，即原来存储的信息也就不存在了。

对于抗干扰要求较高的场合，普遍采用EPROM作为存储信息的存储器器件。EPROM以27XXX命名，其中XXX表示容量，以K为单位。主要型号有：2716（16K=2K*8位）

2732、2764、27128、27256、2751227010（128K*8位=1M）

27080（1024K*8位=8M）7.3.4电子可擦除可编程ROM—E2PROM工作原理：与EPROM类似，当浮动栅上没有电荷时，管子的漏极和源极之间不导电，若设法使浮动栅带上电荷，则管子就导通。擦除可以按字节分别进行；可以进行在线的编程写入（字节的编程和擦除都只需要10ms，并且不需特殊装置）E2PROM结构示意图编程：在E2PROM中，漏极上面增加了一个隧道二极管，它在第二栅与漏极之间的电压VG的作用下，可使电荷通过它流向浮动栅；

擦除：

VG的极性相反可以使电荷从浮动栅流向漏极。EEPROM的特点：1、采用+5V电擦写，是在写入过程中自动进行的。2、对硬件电路要求简单，无需专用电路，只要按一定的时序要求，即可进行在线编程。3、EEPROM除了有并行的总线传输的芯片外，还有串行传送的芯片。并行结构的EEPROM以28XXX命名，其中XXX表示容量，以K为单位。主要型号有：2851228010（128K*8位=1M）

28040（512K*8位=4M）7.3.5闪速存储器(F1ashMemory)FlashMemory快擦型存储器：是不用电池供电的、高速耐用的非易失性半导体存储器。结构与EPROM相同。其特点是：可以整体电擦除（时间1S）和按字节重新高速编程。是完全非易失性的，可以完全代替EERPOM。能进行高速编程。 如:28F256芯片，每个字节编程需100μs，整个芯片0.5s； 最少可以擦写一万次，通常可达到10万次；CMOS低功耗，最大工作电流30mA。与EEPROM进行比较具有容量大、价格低、可靠性高等明显优势。快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。典型的芯片有27F256/28F016/28F020等。掩膜ROM内容只能读出，不能改变.半导体厂家用掩膜技术写入程序成本低，适用于批量生产不适用研究工作

PROM可编程ROM内容只能读出，不能改变.用户使用特殊方法进行编程，只能写一次，一次编程不能修改。适用于批量生产不适用研究工作EPROM光可擦除PROM固化程序用紫外线光照5～15分钟擦除，擦除后可以重新固化新的程序和数据。用户可以对芯片进行多次编程和擦除。适用于研究工作不适用于批量生产。E2PROM电可擦除PROM实现全片和字节擦写改写，作为非易失性RAM使用。集成度和速度不及EPROM，价格高，擦写在原系统中在线进行。FlashMemory快速电擦写存储器可以整体电擦除（时间1S）和按字节重新高速编程。CMOS低功耗；编程快（每个字节编程100μs整个芯片0.5s）；擦写次数多（通常可达到10万）与E2PROM比较：容量大、价格低、可靠性高等优势。用于PC机内装操作系统和系统不能丢失初始功能的专门领域。需要周期性地修改被存储的数据表的场合。分类信息存取方式特点用途只读存储器ROM分类7.4微机内存区域划分

微型计算机内存从0开始编址，它与I/O分别独立编址，末地址与处理器寻址能力有关。微型计算机内存的整个物理地址空间划分若干区域：常规内存、保留内存和扩展内存等。7.5

存储器与CPU的连接7.5.1存储器与CPU连接时应注意的问题

7.5.2存储器地址译码方法

7.5.3存储芯片的扩展

如何用容量较小、字长较短的芯片组成微机系统所需容量和字长的存储器？7.5.1存储器与CPU连接时应注意的问题

CPU对存储器进行读写操作过程：首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接。包括：

•地址线的连接；•数据线的连接；•控制线的连接。在连接中要考虑以下问题：

一、存储器与CPU之间的时序配合CPU对存储器进行读操作时，CPU发出地址和读命令后，存储器必须在规定时间内给出有效数据。而当CPU对存储器进行写操作时，存储器必须在写脉冲规定的时间内将数据写入指定存储单元二、CPU总线负载能力

地址线、控制线是单向的，故采用单向驱动器数据线是双向传送的，故采用双向驱动器三、存储器芯片的选用应根据存储器的存放对象、总体性能、芯片的类型和特征等方面综合考虑。

1、对芯片类型的选用

2、对芯片型号的选用

如何用CPU的存储器读写信号同存储器芯片的控制信号线连接，以实现对存储器的读写操作。

简单系统：CPU读写信号与存储器芯片的读写信号直接相连。

复杂系统：CPU读写信号和其它信号组合后与存储器芯片的读写信号直接相连。

CPU读信号最终和存储器的读信号相连，CPU写信号最终和存储器的写信号相连。四、存储器与控制总线的连接（片选、读、写）

若一个芯片内的存储单元是8位，则它自身就作为一组，其引脚D0～D7可以和系统数据总线D0～D7或D8～D15直接相连。若一组芯片(4个或8个)才能组成8位存储单元的结构，则组内不同芯片应与不同的数据总线相连。

61168086D7D0I/O8I/O12164(0)8086D7D0DIN(DOUT)2164(6)DIN(DOUT)2164(7)DIN(DOUT)D6五、存储器与数据总线的连接数据线是CPU与存储器交换信息的通路，连接要考虑驱动问题及字长。

将用以“字选”的低位地址总线直接与存贮芯片的地址引脚相连，将用以“片选”的高位地址总线送入译码器。可以根据所选用的半导体存储器芯片地址线的多少，把CPU的地址线分为芯片外(指存储器芯片)地址和芯片内的地址，片外地址经地址译码器译码后输出。作为存储器芯片的片选信号，用来选中CPU所要访问的存储器芯片。片内地址线直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存储单元。对4K×8b的2732而言，片外地址线为A19～A12，片内地址线为A11～A0；对2K×8b的6116而言，片外地址线为A19～A11，片内地址线为A10～A0。27328086译码器A19~A12A11~A0A11~A061168086译码器A19~A11A10~A0A10~A0六、存储器与地址总线的连接

4．读写线OE、WE(R/W) 连接读写控制线RD、WR。存储器与微型机三总线的连接：

DB0～n

AD0～ND0～nA0～N

ADN+1CSR/WR/W微型机存储器1．数据线D0～n

连接数据总线DB0～n

2．地址线A0～N

连接地址总线低位AD0～N。3.片选线CS*

连接地址总线高位ABN+1。7.5.2存储器地址译码方法在微型计算机系统中，每当访问外部存储器或I/O时就进入总线周期，这需要指示具体要访问的单元或端口即地址，系统是通过地址总线来寻找存储器的，因此需要地址译码，通过译码逻辑输出有效的片选信号以选中某存储器单元或端口。存储器扩展就是用多个存储器芯片构成一定容量的存储器模块，需要地址线的参与，这就涉及地址译码及译码方式问题。

所谓地址译码就是将某个特定地址编码输入翻译成唯一有效输出的过程。而译码的结果就是输出有效的逻辑，输出的逻辑通常接存储器的片选信号。常用的片选控制译码方法有线选法、译码法（部分译码法、全译码法）等。（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A13A14A16A15A0~A12线选结构示意图线选法当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。4个片选信号必须使用4根地址线，电路结构简单，缺点是：系统必须保证A16～A13不能同时为有效低电平；同部分译码法一样，因为最高段地址信号（A19～A15） 不参与译码，也存在地址重叠问题；A13

A16A14

A15思考：试写出各芯片占用的地址空间。R/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7部分译码法

用高位地址中的一部分地址进行译码产生片选信号。

8KB(2)CS

8KB(1)CS

8KB(8)CS

2-4译码器A0~A12A13~A14Y0Y1Y3…芯片A19~A15

A14A13A12~A0地址空间（顺序方式）①001111111111111～0000000000000②01③10④11系统最高段地址信号（A19～A15

）不参与片选译码，即这几位地址信号可以为任何值。共占用25组地址00000……11000……11111110001100011000001FFFH～000000H……0C1FFFH～0C0000H……0F9FFFH～0F8000H造成地址空间的重叠0C3FFFH～0C2000H0C5FFFH～0C4000H0C7FFFH～0C6000H全译码法用全部的高位地址进行译码产生片选信号。

8KB(2)CS

8KB(1)CS

8KB(8)CS译码器A0~A12A13~A19Y0Y1Y3…全译码示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范围A12～A0A19A18A17A16A15A14A13译码电路可以使用门电路组合逻辑；A1A0F0F1F2F3A19A18A17A16A15（b）（a）A0Y0Y1Y译码电路更多的是采用集成译码器：常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS15474LS138功能表片选输入编码输入输出G1G2A*G2B*CBAY7*——Y0*10000011111110（仅Y0*有效）00111111101（仅Y1*有效）01011111011（仅Y2*有效）01111110111（仅Y3*有效）10011101111（仅Y4*有效）10111011111（仅Y5*有效）11010111111（仅Y6*有效）11101111111（仅Y7*有效）非上述情况×××11111111（全无效）下图为全译码的2个例子。前一例采用门电路译码，后例采用3–8译码器译码。单片2764（8K×8位，EPROM）在高位地址A19～A13=0000110时被选中，其地址范围为0C000H～0DFFFH。7.5.3存储芯片的扩展用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中——存储器的扩展。位扩展字扩展字位扩展当构成内存的存储器芯片的字长小于内存单元的字长时芯片每个单元中的字长满足，但单元数不满足芯片每个单元中的字长不满足，单元数也不满足⑧64K*1I/O⑦64K*1I/O⑥64K*1I/O⑤64K*1I/O④64K*1I/O③64K*1I/O②64K*1I/O①64K*1I/OD0D7…用64K×1bit的芯片扩展实现64KB存储器当存储器芯片的数据位数不满足系统存储器要求时要进行位扩展位扩展即用多个存储器芯片组成一个整体,使数据位数增加而单元个数不变。A0~A15R/WCS等效为64K*8A0~A15D0~D7R/WCS一、位扩展位扩展连接方法芯片的地址线全部并联且与地址总线相应的地址线连接片选信号线并联,可以接控制总线中的存储器信号,也可以接地址线高位,或接地址译码器的输出端读写控制信号并连接到控制总线中的读写控制线上数据线分高低部分分别与数据总线相应位连接

二、字扩展用8K×8bit的芯片扩展实现64KB存储器D0~D7⑧64K*1D0~7⑦64K*1D0~7⑥64K*1D0~7⑤64K*1D0~7④64K*1D0~7③64K*1D0~7②64K*1D0~7CS1①8K*8D0~7CS3-8译码器Y0Y1Y7………A13

A14

A15

所谓字扩展就是存储单元数的扩展,由于存储单元的个数取决于地址线,而与数据线无关,因此,字扩展实际上就是地址线的扩展,即增加地址线的条数.A0~A12R/W64K*8A0~A15D0~D7R/WCS等效为字扩展连接方法首先求出组成大的存储器模块所需芯片数各芯片的数据线并联且接到数据总线的相应数据线上芯片本身的地址线并联到地址总线的相应地址线上,地址总线高位接译码器,译码器输出端接到各个芯片的片选信号.读写控制倍与控制总线中相应的信号相连.三、字位全扩展用16K×4bit的芯片扩展实现64KB存储器16K*416K*4D0~D3D4~D716K*416K*416K*416K*416K*416K*4首先对芯片分组进行位扩展，以实现按字节编址；其次设计个芯片组的片选进行字扩展，以满足容量要求；64K*8A0~A15D0~D7R/WCS等效为A0~A13R/W2－4译码器A15A14CS字位全扩展连接方法首先计算出组成存储器模块所需芯片数进行位扩展:地址线并联到地址总线的相应地址线上,地址总线高位接译码器,译码器输出端接到各个芯片的片选信号.读写控制倍与控制总线中相应的信号相连数据线分高低几部分分别与数据总线的相应位连接进行字扩展:地址线的接法;片选信号必须分开,根据要求合理分配和组织存储器的地址空间注意芯片的引脚信号8086最小模式与SRAM的连接：8086与ROM的连接：例：

某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,试设计译码电路。设计的一般步骤:①该系统的寻址空间最大为64KB，假定实际存储器占用最低16KB的存储空间，即地址为0000H-3FFFH。其中0000H-1FFFH为EPROM区，2000H-3FFFH为RAM区。2KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000HROM区RAM区地址分配图②根据所采用的存储芯片容量，可画出地址分配图；地址分配表。③确定译码方法并画出相应的地址位图。④根据地址位图，可考虑用3-8译码器完成一次译码，用适当逻辑门完成二次译码。ROM:0000H-07FFH,0800H-0FFF