组合逻辑电路演示

（优选）第章组合逻辑电路ppt讲解当前1页，总共107页。

本章知识要点组合逻辑电路的基本概念组合逻辑电路分析

组合逻辑电路设计

组合逻辑电路中的竞争与险象

常用中规模组合逻辑器件及应用当前2页，总共107页。4.1

基本概念一．定义若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。二．结构

图中，X1,X2，…，Xn是电路的n个输入信号，F1,F2,…，Fm

是电路的m个输出信号。输出信号是输入信号的函数。当前3页，总共107页。

三.描述

组合电路的功能可用一组逻辑函数表达式进行描述，函数表达式可表示为

Fi=fi(X1,X2，…，Xn)i=1,2,…,m

组合电路具有两个特点：

①由逻辑门电路组成，不包含任何记忆元件；

②信号是单向传输的，不存在反馈回路。四.特点当前4页，总共107页。

4.2组合逻辑电路分析

所谓逻辑电路分析，是指对一个给定的逻辑电路，找出其输出与输入之间的逻辑关系。

目的：了解给定逻辑电路的功能，评价设计方案的优劣，吸取优秀的设计思想、改进和完善不合理方案等。当前5页，总共107页。一般步骤：

1．写出输出函数表达式

2．输出函数表达式化简

3．列出输出函数真值表

4．功能评述

4.2.1

分析的一般步骤当前6页，总共107页。

1.写出输出函数表达式

根据逻辑电路图写输出函数表达式时，一般从输入端开始往输出端逐级推导，直至得到所有与输入变量相关的输出函数表达式为止。即：输入输出2.化简输出函数表达式

目的：①简单、清晰地反映输入和输出之间的逻辑关系；②简化电路结构，获得最佳经济技术指标。当前7页，总共107页。

4.功能评述

概括出对电路逻辑功能的文字描述，并对原电路的设计方案进行评定，必要时提出改进意见和改进方案。3.列出输出函数真值表

真值表详尽地给出了输入、输出取值关系，能直观地反映电路的逻辑功能。当前8页，总共107页。

4.2.2分析举例

例1

分析下图所示组合逻辑电路。

解

①根据逻辑电路图写出输出函数表达式

当前9页，总共107页。

②化简输出函数表达式

假定采用代数法化简输出函数表达式③列出真值表

真值表A

B

CF0

0

00

0

10

1

00

1

11

0

01

0

11

1

01

1

101111110当前10页，总共107页。

④功能评述

该电路具有检查输入信号取值是否一致的逻辑功能，一旦输出为1，则表明输入不一致。通常称该电路为“不一致电路”。

分析可知，该电路的设计方案不是最简的。根据简化函数表达式，可画出实现给定功能的简化逻辑电路图。当前11页，总共107页。

例2

分析下图所示逻辑电路。解

写出输出函数表达式当前12页，总共107页。

用代数法化简输出函数如下：列出真值表：ABSC0001101100101001当前13页，总共107页。

由真值表可以看出，若将A、B分别作为一位二进制数，则S是A、B相加的“和”，而C是相加产生的“进位”。该电路称作“半加器”，它能实现两个一位二进制数加法运算。

半加器已被加工成小规模集成电路，其逻辑符号如右图所示。

思考：可用何种芯片实现？当前14页，总共107页。

解

写出该电路输出函数表达式

例3分析下图所示组合逻辑电路，已知输入为8421码，说明该电路功能。当前15页，总共107页。

列出真值表ABCDWXYZABCDWXYZ00000001001000110100001101000101011001110101011001111000100110001001101010111100功能：8421码转换成余3码！当前16页，总共107页。

根据问题要求完成的逻辑功能，求出在特定条件下实现给定功能的逻辑电路，称为逻辑设计，又叫做逻辑综合。

逻辑电路逻辑功能分析设计4.3组合逻辑电路设计当前17页，总共107页。

●建立给定问题的逻辑描述

●求出逻辑函数最简表达式

●选择器件并对表达式变换

●画出逻辑电路图

注意：根据实际问题难易和设计者熟练程度，有时可跳过其中的某些步骤。设计过程可视具体情况灵活掌握。设计的一般步骤当前18页，总共107页。

设计举例

解

分析:

“多数表决电路”是按照少数服从多数的原则对某项决议进行表决，确定是否通过。

令：

逻辑变量A、B、C---分别代表参加表决的3个成员。并约定逻辑变量取值为0表示反对，取值为1表示赞成；

逻辑函数F----表示表决结果。F取值为0表示被否定，F取值为1表示通过。

按照少数服从多数的原则可知，函数和变量的关系是：当3个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1，其他情况下函数F的值为0。

例1

设计一个三变量“多数表决电路”。当前19页，总共107页。

①建立给定问题的逻辑描述

假定采用“真值表法”，可作出真值表如下：

由真值表可写出函数F的最小项表达式为

F(A,B,C)=∑m(3,5,6,7)ABCF00000101001110010111011100010111当前20页，总共107页。

②求出逻辑函数的最简表达式

作出函数F(A,B,C)=∑m(3,5,6,7)的卡诺图如下：③选择逻辑门类型并进行逻辑函数变换

假定采用与非门构成实现给定功能的电路，则应将上述表达式变换成“与非-与非”表达式。即当前21页，总共107页。

④画出逻辑电路图

由函数的“与非-与非”表达式，可画出实现给定功能的逻辑电路图如下：

真值表法的优点是规整、清晰；缺点是不方便，尤其当变量较多时十分麻烦。

设计中常用的另一种方法是“分析法”，即通过对设计要求的分析、理解，直接写出逻辑表达式。当前22页，总共107页。

例2

设计一个比较两个三位二进制数是否相等的数值比较器。①建立给定问题的逻辑描述

由于二进制数A和B相等，必须同时满足a3=b3、a2=b2、a1=b1，而二进制中ai=bi只有ai和bi同时为0或者同时为1两种情况，可用表示，因此，该问题可用逻辑表达式描述如下：

解令：两个3位二进制数分别为A=a3a2a1，B=b3b2b1，比较结果为函数F。当A=B时，F为1；否则F为0。

显然，该电路有6个输入变量，1个输出函数。当前23页，总共107页。

②求出逻辑函数最简表达式

假定将上述逻辑表达式展开成“与-或”表达式，则表达式中包含8个6变量“与项”。

③选择逻辑门类型并进行逻辑函数变换

假定采用异或门和或非门实现给定功能，可将逻辑表达式作如下变换：若用与非门实现给定功能，需要多少个与非门？当前24页，总共107页。

④画出逻辑电路图根据变换后的表达式可画出逻辑电路图如下：当前25页，总共107页。

一.多输出函数的组合逻辑电路设计

实际问题中，大量存在着由同一组输入变量产生多个输出函数的问题，实现这类问题的组合逻辑电路称为多输出函数的组合逻辑电路。

设计多输出函数的组合逻辑电路时，应该将多个输出函数当作一个整体考虑，而不应该将其截然分开。

多数出组合电路达到最简的关键是在函数化简时找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”，从而达到电路整体结构最简。4.3.3设计中几个实际问题的处理

当前26页，总共107页。

例如：当前27页，总共107页。

解

全加器：能对两个1位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。

可见，全加器有3个输入变量，2个输出函数！

例1

设计一个全加器（逻辑门自选）。

设：被加数、加数及来自低位的“进位”分别用变量Ai、Bi及Ci-1表示，相加产生的“和”及“进位”用Si和Ci表示。

当前28页，总共107页。

设：被加数、加数及来自低位的“进位”分别用变量Ai、Bi及Ci-1表示，相加产生的“和”及“进位”用Si和Ci表示。

根据二进制加法运算法则可列出全加器的真值表如下表所示。输出函数表达式：Si(Ai，Bi，Ci-1)=∑m(1,2,4,7)

Ci(Ai，Bi，Ci-1)=∑m(3,5,6,7)AiBiCi-1SiCi0000010100111001011101110010100110010111当前29页，总共107页。

可作出相应函数卡诺图如下：经化简后的输出函数表达式为：其中，Si的标准“与-或”式即最简“与-或”式！当前30页，总共107页。

当采用异或门和与非门构成实现给定功能的电路时，可分别对表达式作如下变换：逻辑电路图

该电路就单个函数而言，Ai、Ci均已达到最简，但从整体考虑则并非最简！当前31页，总共107页。

当按多输出函数组合电路进行设计时，可对函数Ci作如下变换：

经变换后，Si（）

和Ci的逻辑表达式中有公用项。当前32页，总共107页。

组成电路时可令2个输出共享同一个异或门。芯片引脚图：当前33页，总共107页。

在某些实际问题中，常常由于输入变量之间存在的相互制约或问题的某种特殊限定等，使得逻辑函数与输入变量的某些取值组合无关，通常把这类问题称为与包含无关条件的逻辑问题；描述这类问题的逻辑函数称为包含无关条件的逻辑函数。二.包含无关条件的组合逻辑电路设计

无关最小项的概念：由于输入变量之间存在的相互制约或问题的某种特殊限定，使输出函数与某些变量取值无关，这些输入取值组合对应的最小项称为无关最小项，简称为无关项或者任意项。当前34页，总共107页。

例如，假定用A、B、C表示计算器中的＋、－、×运算，并令变量取值1执行相应运算，则A、B、C三个变量不允许两个或两个以上同时为1。即

A、B、C只允许出现000，001，010，100四种取值组合，不允许出现011，101，110，111四种组合。即包含无关最小项、、、。与A、B、C相关的逻辑函数称为包含无关条件的逻辑函数。

当采用“最小项之和”表达式描述一个包含无关条件的逻辑问题时，函数表达式中是否包含无关项，以及对无关项是令其值为1还是为0，并不影响函数的实际逻辑功能。

注意：在化简这类逻辑函数时，利无关项用随意性往往可以使逻辑函数得到更好地简化，从而使设计的电路达到更简！当前35页，总共107页。

解

设输入变量为ABCD，输出函数为F，当ABCD表示的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。

因为按照余3码的编码规则，ABCD的取值组合不允许为0000、0001、0010、1101、1110、1111，故该问题为包含无关条件的逻辑问题，与上述6种取值组合对应的最小项为无关项，即在这些取值组合下输出函数F的值可以随意指定为1或者为0，通常记为“d”。

例设计一个组合逻辑电路，用于判别以余3码表示的1位十进制数是否为合数。当前36页，总共107页。

根据分析，可建立描述该问题的真值表如下:

由真值表可写出F的逻辑表达式为

F(A,B,C,D)=∑m(7,9,11,12)+∑d(0,1,2,13,14,15)ABCDFABCDF00000001001000110100010101100111ddd000011000100110101011110011011110111101011ddd当前37页，总共107页。

若不考虑无关项，则函数F的最简式为

若考虑无关项，则函数F的最简式为显然，后一个表达式比前一个更简单！当前38页，总共107页。

假定采用与非门实现给定逻辑功能，可将F的最简表达式变换成“与非-与非”表达式：相应的逻辑电路图：

设计包含无关条件的组合逻辑电路时，恰当地利用无关项进行函数化简，通常可使设计出来的电路更简单。当前39页，总共107页。

三.无反变量提供的组合逻辑电路设计

在某些问题的设计中，为了减少各部件之间的连线，在逻辑电路的输入端只提供原变量，不提供反变量。

设计这类电路时，若直接用非门将原变量转换成相应的反变量，则处理结果往往是不经济的。因此，通常进行适当的变换，以便尽可能减少非门数量。当前40页，总共107页。

相应逻辑电路如右图所示。共用了9个逻辑门。例

输入不提供反变量时，用与非门实现如下逻辑函数。

解

因为给定函数已经是最简“与-或”表达式，故可直接变换成“与非-与非”表达式。当前41页，总共107页。

如果对函数F的表达式作如下整理，即

可得到相应的逻辑电路如右图所示。仅用了5个逻辑门。

显然，此图比上幅图更简单、合理！然而，不是所有表达式都能变换的，有的问题需要更主动！当前42页，总共107页。

信号经过任何逻辑门和导线都会产生时间延迟，因而当电路所有输入达到稳定状态时，输出并不是立即达到稳定状态。一般来说，延迟时间对数字系统是一个有害的因素。例如，使得系统操作速度下降，引起电路中信号的波形参数变坏，以及产生竞争险象等问题。下面对后一个问题进行讨论。

逻辑电路中各路径上延迟时间的长短与信号经过的门的级数有关，与具体逻辑门的时延大小有关，还与导线的长短有关，因此，输入信号经过不同路径到达输出端的时间有先有后，这种现象称为竞争现象。4.3.1竞争现象与险象的产生

4.4组合逻辑电路中的险象当前43页，总共107页。

竞争：由于延迟时间的影响，使得输入信号经过不同路径到达输出端的时间有先有后，这一现象称为竞争。通常，可以更广义地把竞争理解为多个信号到达某一点有时差的现象。

竟争的类型：竞争可以分为两种类型。

非临界竞争---不产生错误输出的竞争称为非临界竞争。

临界竞争-----导致错误输出的竞争称为临界竞争。

险象：由竞争导至的错误输出信号。

注意！组合电路中的险象是一种瞬态现象，它表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系。一旦瞬态过程结束，即可恢复正常逻辑关系。当前44页，总共107页。

例如，如下图所示是由与非门构成的组合电路，该电路有3个输入变量，1个输出函数。

根据逻辑电路图可写出输出函数表达式为

假设输入变量B=C=1，将B、C的值代入上述函数表达式，可得

由互补律可知，该函数的值应恒为1，即B=C=1时，无论A怎样变化，输出F的值都应保持1不变。当前45页，总共107页。

当考虑电路中存在的时间延迟时，该电路的实际输入、输出关系又将怎样呢？

假定每个门的延迟时间为tpd，则实际输入、输出关系可用如下所示的时间图来说明。当前46页，总共107页。

若将前述图中的与非门换成或非门，如下图所示。输出函数表达式为

假设输入变量B=C=0，将B、C的值代入上述函数表达式，可得

由互补律可知，函数F的值应恒为0，即B=C=0时，无论A怎样变化，F的值都应保持0不变。但考虑时延后，将产生正脉冲信号。按错误输出脉冲信号的极性通常分为“0”型险象与“1”型险象。当前47页，总共107页。

4.3.2险象的判断

判断电路是否可能产生险象的方法有代数法和卡诺图法。

针对前面分析的情况可知，当某个变量X同时以原变量和反变量的形式出现在函数表达式中，且在一定条件下该函数表达式可简化成或者的形式时，该函数表达式对应的电路在X发生变化时，可能由于竞争而产生险象。

代数法：

●检查函数表达式中是否存在具备竞争条件的变量，即是否有某个变量X同时以原变量和反变量的形式出现在函数表达式中。

●若存在具备竞争条件的变量X，则消去函数式中的其他变量,看函数表达式是否会变为或者的形式。若会，则说明对应的逻辑电路可能产生险象。当前48页，总共107页。

例1

已知描述某组合电路的逻辑函数表达式为

试判断该逻辑电路是否可能产生险象。

解

由表达式可知，变量A和C均具备竞争条件，所以，应对这两个变量分别进行分析。先考察变量A，为此将B和C的各种取值组合分别代入函数表达式中，可得到如下结果：BC=00BC=01BC=10BC=11

可见，当B=C=1时，A的变化可能使电路产生险象。类似地，将A和B的各种取值组合分别代入函数表达式中，可由代入结果判断出变量C发生变化时不会产生险象。当前49页，总共107页。

例2

试判断函数表达式描述的逻辑电路中是否可能产生险象。

解

从给出的函数表达式可以看出，变量A和B均具备竞争条件。考察变量B时，将A和C的各种取值组合分别代入函数表达式中，结果如下：AC=00AC=01F=BAC=10F=0AC=11F=1

可见，当A=C=0时，B的变化可能使电路输出产生险象。用同样的方法考察A，可发现当B=C=0时，A的变化也可能产生险象。当前50页，总共107页。

当描述电路的逻辑函数为“与-或”表达式时，采用卡诺图判断险象比代数法更为直观、方便。

卡诺图法：作出函数卡诺图，并画出和函数表达式中各“与”项对应的卡诺圈。若卡诺圈之间存在“相切”关系，即两卡诺圈之间存在不被同一卡诺圈包含的相邻最小项，则该电路可能产生险象。

当前51页，总共107页。

解

作出给定函数的卡诺图。

所得结论可用代数法进行验证，假定B=D=1，C=0，代入函数表达式F之后可得，可见相应电路可能由于A的变化而产生险象。图中，卡诺圈1和卡诺圈2之间存在相邻最小项m5和m13，且m5和m13不被同一卡诺圈所包含，所以这两个卡诺圈“相切”。这说明相应电路可能产生险象。

例

已知某逻辑电路对应的函数表达式为试判断该电路是否可能产生险象。21当前52页，总共107页。

4.3.3险象的消除消除或避免电路中出现险象的几种常用的方法。一.用增加冗余项的方法消除险象

方法：通过在函数表达式中“或”上冗余的“与”项或者“与”上冗余的“或”项，消除可能产生的险象。

冗余项的选择可以采用代数法或者卡诺图法确定。当前53页，总共107页。

例1

用增加冗余项的方法消除右图所示电路中可能产生的险象。

该电路当B=C=1时，A的变化可能使输出产生“0”型险象。

如何保证当B=C=1时，输出保持为1呢？

若在函数表达式中增加冗余项BC，则可达到这一目的。加入冗余项BC后的函数表达式为

解

如图所示电路的输出函数表达式为当前54页，总共107页。

增加冗余项后的逻辑电路如下图所示。

冗余项的选择也可以通过在函数卡诺图上增加多余的卡诺圈来实现。

具体方法:若卡诺图上某两个卡诺圈“相切”，则用一个多余的卡诺圈将它们之间的相邻最小项包围，与多余卡诺圈对应的“与”项即为要加入函数表达式中的冗余项。

该电路不再产生前述险象。当前55页，总共107页。

例2

已知描述某组合电路的函数表达式为，试用增加冗余项的方法消除该电路中可能产生的险象。

图中，卡诺圈1和卡诺圈2“相切”，卡诺圈2和卡诺圈3“相切”。为了消除险象，可以在卡诺图上增加两个多余卡诺圈，分别把最小项m5，m7和m9，m13圈起来，如图中虚线所示。由此得到函数表达式

式中，和为冗余项。可用代数法验证，该函数表达式所对应的逻辑电路不再存在险象。解

给定函数的卡诺图如右下图所示。123当前56页，总共107页。

二.增加惯性延时环节

消除险象的另一种方法是在组合电路输出端连接一个惯性延时环节。通常采用RC电路作惯性延时环节，如图所示。

图中，的RC电路实际上是一个低通滤波器。由于竞争引起的险象都是一些频率很高的尖脉冲信号，因此，险象在通过RC电路后能基本被滤掉，保留下来的仅仅是一些幅度极小的毛刺，它们不再对电路的可靠性产生影响当前57页，总共107页。

输出信号经滤波后的效果如下图所示。

注意：采用这种方法时，必须适当选择惯性环节的时间常数(τ=RC)，一般要求τ大于尖脉冲的宽度，以便能将尖脉冲“削平”；但也不能太大，否则将使正常输出信号产生不允许的畸变。当前58页，总共107页。

三.选通法

选通法不必增加任何器件，仅仅是利用选通脉冲的作用，从时间上加以控制，使输出避开险象脉冲。

例如，如图所示与非门电路的输出函数表达式为

该电路当A发生变化时，可能产生“0”型险象。但通过选通脉冲对电路的输出门加以控制，令选通脉冲在电路稳定后出现，则可使输出避开险象脉冲，送出稳定输出信号。当前59页，总共107页。4.5常用中规模组合逻辑器件

使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。一、定义

二进制并行加法器：是一种能并行产生两个二进制数算术和的组合逻辑部件。4.5.1二进制并行加法器

按其进位方式的不同，可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。

二、类型及典型产品

当前60页，总共107页。

1．串行进位二进制并行加法器

由全加器级联构成，高位的进位输出依赖于低位的进位输入。

串行进位二进制并行加法器的结构框图：加法器的运算速度如何?当前61页，总共107页。

串行进位并行加法器的特点：

1.被加数和加数的各位能并行到达各位的输入端2.各位的进位由低位向高位逐级串行传递

3.运算速度受进位信号传递的影响，位数越多，速度就越低。

设法减小或去除由于进位信号逐级传送所花费的时间，使各位的进位直接由加数和被加数来决定,而不需依赖低位进位!

根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。如何提高加法器的运算速度?当前62页，总共107页。超前进位二进制并行加法器的构成思想如下：

2．超前进位二进制并行加法器

根据输入信号同时形成各位向高位的进位，然后同时产生各位的和。通常又称为先行进位二进制并行加法器或者并行进位二进制并行加法器。

由全加器的结构可知，第i位全加器的进位输出函数表达式为

何时有进位？当前63页，总共107页。

当i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为：令

（进位传递函数）

（进位产生函数）则有

当前64页，总共107页。

由于C1～C4是Pi、Gi和C0的函数，即Ci=f(Pi,Gi,C0),而Pi、Gi又是Ai、Bi的函数，所以，在提供输入Ai、Bi和C0之后，可以同时产生C1～C4。通常将根据Pi、Gi和C0形成C1～C4的逻辑电路称为先行进位发生器。改进后4位加法器需要经过几级门？N位呢？当前65页，总共107页。

常用的集成电路有四位超前进位并行加法器74283。74283芯片的管脚排列图和逻辑符号如下。

三、典型芯片图中:

A4、A3、A2、A1

---二进制被加数；

B4、B3、B2、B1

---二进制加数；

F4、F3、F2、F1

---相加产生的和数；

C0

------------------------来自低位的进位输入；

FC4

------------------------向高位的进位输出。

当前66页，总共107页。

二进制并行加法器除实现二进制加法运算外，还可实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。

例1

用4位二进制并行加法器设计一个将8421码转换成余3码的代码转换电路。

四、应用举例

解由于余3码是由8421码加3后形成的代码。所以，只需从4位二进制并行加法器的一组输入端接收8421码，而另一组输入端接收0011，进位输入端C0接上“0”，便可从输出端得到与输入8421码对应的余3码。当前67页，总共107页。实现给定功能的逻辑电路图如下图所示。当前68页，总共107页。

例2

用4位二进制并行加法器设计一个4位二进制并行加法/减法器。

解根据问题要求，设减法采用补码运算，并令

A=a4a3a2a1-----为被加数(或被减数)；

B=b4b3b2b1-----为加数(或减数)；

S=s4s3s2s1-----为和数(或差数)；

M----------------为功能选择变量.当M=0时，执行

A+B；当M=1时，执行A-B。

由运算法则可归纳出电路功能为：当M=0时，执行a4a3a2a1+b4b3b2b1+0(A+B)当M=1时，执行a4a3a2a1++1(A-B)当前69页，总共107页。

分析结果表明，可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能。

具体实现：

将4位二进制数a4a3a2a1直接加到并行加法器的A4A3A2A1输入端，4位二进制数b4b3b2b1分别和M异或后加到并行加法器的B4B3B2B1输入端。并将M同时加到并行加法器的C0

端。

M=0:Ai=ai,Bi=bi,C0=0实现a4a3a2a1+b4b3b2b1+0(即A+B)；

M=1:Ai=ai,Bi=,C0=1，实现a4a3a2a1+

+1（即A-B）。当前70页，总共107页。实现给定功能的逻辑电路图如下：当前71页，总共107页。

例3

用一个4位二进制并行加法器和六个与门设计一个乘法器，实现A×B,其中

A=a3a2a1,B=b2b1

。

解

根据乘数和被乘数的取值范围，可知乘积范围处在0～21之间。故该电路应有5个输出，设输出用Z5Z4Z3Z2Z1表示，两数相乘求积的过程如下：

被乘数a3a2a1

×)乘数

b2b1

a3b1a2b1a1b1

+)

a3b2a2b2a1b2

乘积

Z5Z4Z3Z2Z1当前72页，总共107页。

☆1位二进制数乘法法则和逻辑“与”运算法则相同，“积”项aibj(i=1，2，3；j=1，2)可用两输入与门实现。

☆对部分积求和可用并行加法器实现。

电路可由6个两输入与门和1个4位二进制并行加法器构成。当前73页，总共107页。4.5.2译码器与编码器

译码器的功能是对具有特定含义的输入代码进行“翻译”，将其转换成相应的输出信号。

译码器(Decoder)和编码器(Encoder)是数字系统中广泛使用的多输入多输出组合逻辑部件。一、译码器

译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器等。主要讨论二进制译码器。当前74页，总共107页。1．二进制译码器●

二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端；（1）定义二进制译码器：能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。

（2）特点●

使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平（值与有效电平相反)。●

有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。

当前75页，总共107页。

常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。以3-8线译码器74138为例，图(a)、(b)所示分别是该译码器的管脚排列图和逻辑符号。

(3)典型芯片

图中，A2、A1、A0---输入端；---输出端；

---使能端。当前76页，总共107页。74138译码器真值表01111111

10111111

11011111

11101111

11110111

11111011

11111101

11111110

11111111

11111111

1000010001

10010

10011

10100

10101

10110

10111

0dddd

d1ddd输出

输入

S1A2A1A0

可见，当时，无论A2、A1和A0取何值，输出

┅中有且仅有一个为0(低电平有效)，其余都是1。当前77页，总共107页。

译码器在数字系统中的应用非常广泛，典型用途是实现地址译码、指令译码等。此外，还实现各种组合逻辑功能。下面举例说明在逻辑设计中的应用。

例1

用译码器74138和适当的与非门实现全减器的功能。

全减器：能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生本位差及向高位借位的逻辑电路。

解设被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。框图：（4）应用举例差Di向高位借位Gi全减器被减数Ai减数Bi低位借位Gi-1当前78页，总共107页。全减器真值表10

00

00

11

100

101

110

111

00

11

11

01

000

001

010

011

输出

DiGi

输入

AiBiGi-1

输出

DiGi

输入

AiBiGi-1

由真值表可写出差数Di和借位Gi的逻辑表达式为：

根据全减器的功能，可得到全减器的真值表如下表所示。当前79页，总共107页。将全减器的输入变量AiBiGi-1依次与译码器的输入A2、A1、A0相连接，译码器使能输入端接固定工作电平，便可在译码器输出端得到输入变量的最小项之“非”。根据全减器的输出函数表达式，将相应最小项的“非”送至与非门输入端，便可实现全减器的功能。逻辑电路图如下图所示。当前80页，总共107页。

例2

用译码器和适当的逻辑门设计一个乘法器，用于产生两个2位二进制数相乘的积。

解两个2位二进制数相乘的积最大为一个4位二进制数，故该电路应有4个输入变量，4个输出函数。设两个二进制数分别为A1A0和B1B0，相乘的积为M3M2M1M0，按照二进制数乘法运算法则，可列出真值表如下：输入A1A0B1B0输出M3M2M1M0输入A1A0B1B0输出M3M2M1M00

0000

0010

0100

0110

1000

1010

1100

1110

0

0

00

0

0

00

0

0

00

0

0

00

0

0

00

0

0

10

0

1

00

0

1

11

0001

0011

0101

0111

1001

1011

1101

1110

0

0

00

0

1

00

1

0

00

1

1

00

0

0

00

0

1

10

1

1

01

0

0

1当前81页，总共107页。

由真值表可写出输出函数表达式为：输入A1A0B1B0输出M3M2M1M0输入A1A0B1B0输出M3M2M1M00

0000

0010

0100

0110

1000

1010

1100

1110

0

0

00

0

0

00

0

0

00

0

0

00

0

0

00

0

0

10

0

1

00

0

1

11

0001

0011

0101

0111

1001

1011

1101

1110

0

0

00

0

1

00

1

0

00

1

1

00

0

0

00

0

1

10

1

1

01

0

0

1当前82页，总共107页。

如何实现呢？显然，可以采用4-16线译码器和4个与非门实现该电路功能。能否用3-8线译码器实现呢？

可以考虑用2个3-8线译码器实现！具体将逻辑变量A0、B1、B0分别接至片（1）和片（2）的输入端A2、A1、A0，逻辑变量A1接至片（1）的使能端和片（2）的使能端S1。

即充分利用使能端，用2个3-8线译码器实现4-8线译码器功能。当前83页，总共107页。

逻辑电路图如下图所示。当前84页，总共107页。

功能:数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的逻辑部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。

2．数字显示译码器

常用的数字显示译码器有器七段数字显示译码器和八段数字显示译码器。

例如，中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示相应字形。输入A3、A2、A1和A0接收4位二进制码，输出a、b、c、d、e、f、g分别驱动七段显示器的a、b、c、d、e、f和g段。

(另外，芯片74LS48的输出为高电平有效！)当前85页，总共107页。

七段译码显示原理图如图(a)所示，图(b)给出了A3、A2、A1、A0的16种取值与显示字符的对应关系。当前86页，总共107页。

类型：编码器按照被编信号的不同特点和要求，有各种不同的类型，最常见的有二—十进制编码器（又称为十进制—BCD码编码器）。下面以二—十进制编码器为例进行简单介绍。二、编码器功能：将十进制的10个数字0～9分别编成对应的BCD码。这种编码器通常用10个输入信号分别代表10个不同数字，4个输出信号代表BCD代码。根据对被编信号的不同要求，二—十进制编码器又可进一步分为普通二—十进制编码器和二—十进制优先编码器。当前87页，总共107页。

这种编码器由10个输入端代表10个不同数字，4个输出端代表相应BCD代码。结构框图如下：1、普通二—十进制编码器二十进制编码器09BCD码

……

注意：二-十进制编码器的输入信号是互斥的，即任何时候只允许一个输入端为有效信号。

最常见的有8421码编码器，例如，按键式8421码编码器。当前88页，总共107页。按键式8421码编码器结构图：

图中，I0～I9代表10个按键，ABCD为代码输出端，当按下某一输入键时，在ABCD输出相应的8421码。图中，S为使用输出标志，当按下I0～I9中任一个键时，S为1，表示输出有效，否则S为0，表示输出无效。当前89页，总共107页。输入I0I1I2I3I4I5I6I7I8I9输出ABCDS111111111101111111111011111111110111111111101111111

111011111111110111111111101111111111011111111110111111111100000

00000

10001

10010

10011

10100

10101

00110

10111

11000

11001

1当前90页，总共107页。

二—十进制优先编码器的功能与普通二—十进制编码器的区别在于它允许多个输入信号同时有效，按照高位优先的规则进行编码。2、二—十进制优先编码器

常用的二—十进制优先编码器有中规模集成电路芯片74147、40147等。有关详细介绍可查阅集成电路手册。当前91页，总共107页。4.5.3多路选择器和多路分配器

用于完成对多路数据的选择与分配，在公共传输线上实现多路数据的分时传送。此外，还可完成数据的并串转换、序列信号产生等多种逻辑功能以及实现各种逻辑函数功能。

多路选择器又称数据选择器或多路开关，常用MUX表示

。它是一种多路输入、单路输出的组合逻辑电路。

一、多路选择器(Multiplexer)

当前92页，总共107页。1．逻辑特性

(1)逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，一个具有2n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。

(2)构成思想

多路选择器的构成思想相当于一个单刀多掷开关，即当前93页，总共107页。2．典型芯片

常见的多路选择器有4路（74153）、8路（74152）和16路（74150）等。(1)四路数据选择器74153

图(a)、(b)是型号为74153的双4路选择器的管脚排列图和逻辑符号。该芯片中有两个4路选择器。其中，D0～D3为数据输入端；A1、A0为选择控制端；Y为输出端；G为使能端。

当前94页，总共107页。(2)四路数据选择器74153的功能表

(3)74153的输出函数表达式

式中，mi为选择变量A1、A0组成的最小项，Di为i端的输入数据，取值等于0或1。使能输入选择输入数据输入输出GA1A０D0D1D2D3Y10000d0011d0101dD0dddddD1dddddD2dddddD30D0D1D2D3当前95页，总共107页。

类似地，可以写出2n路选