PLC期末考试试题和答案解析

一A）AB）BC）CD）DB）BA）ABCDB）ABCD）ABCD）A）ABCDBCD）A）BC）A）C）A））A）ABAAAAAAAABAAA少。ABABAA。。。1器、。。上下和。。D位二1负0正是为为为。在用△和。8。是是-。、。P。、1。和和。。。中633;;或333和3411112、328题用3P19.7AUI108.622ZZI(3.5~4)I＝414.9＝59.7AZ0U＝IR59.70.8366.3VZIIAZUU//55VZ22储器短路５、端口模式有几种？资源利用率：（取50%）11、给出PROM、FPLA、PAL、GAL结构异同点PROMPLAPALGAL可编程可编程可编程固定可组态12、给出CPLD和FPGA的主要异同CPLD：基于乘积项，编程FPGA：基于查找表，配置13、给出信号、变量的异同点。适用范围整个结构体内进程中使用赋值表示和特性<=进程最后赋值:=立即赋值电路中信号连线进程中数据存储Variable14、列举5条以上VDHL与计算机语言的主要不同之处VHDL是硬件描述语言，用于硬件器件的设计；实体定义元件的输入输出接口；结构体定义元件的行为逻辑功能；数据对象信号用于描述电路中信号连线；进程必须由敏感信号的变化来启动；信号上升下降沿事件监测；用不完整条件语句定义时序电路；仿真延时δ、固有延时和传输延时赋值。15、给出基于EDA工具的FPGA/CPLD开发的4个关键流程设计输入、综合、适配、编程下载16、简例说明三种延时固有延时：B<=A?After20ns;传输延时：B<=TRSPORTAfter20ns仿真延时δ17、简述自顶向下的系统建模及层次结构设计方法EDA自顶向下（TOPDOWN）设计方法：顶：系统行为模型――顶层器件；向下：系统逐层分为子系统――元件和子元件。硬件抽象级的模型：

系统级（system）——描述系统级行为功能和体系结构模型；

算法级（algorithm）——描述算法结构实现和运行模型；

RTL级（RegisterTransferLevel）——描述数据数动模型;

门级（gate-level）——描述逻辑门以其之间的连接模型;

开关级（switch-level）——描述器件和存储节点以其之间连接模型。层次结构设计：顶层系统（器件）设计，将系统向下分解为子系统（元件）；对系统进行功能（行为和算法）描述、定义和仿真，顶层逻辑电路及其HDL编程；子系统（元件）设计，如果需要，可将子系统逐层向下分解；为子系统（元件）；进行逻辑功能描述、定义和仿真，下层逻辑电路及其HDL编程；对器件和元件HDLRTL证；目标器件适配，引脚锁定，时序仿真验证，生成目标芯片网表文件；编程下载或配置，硬件调试和验证。18、简述CPLD编程和FPGA配置的主要异同CPLD编程：基于非挥发存储技术编程，利用ISP或JTAG接口下载设计文件。FPGA配置：基于SRAM查找表的编程单元，利用FPGA的在线可重配置（ICR）特性，下载设计文件，每次上电，需重新配置。19、给出“自顶向下”设计流程的优点（不少于4个）设计人员不受芯片结构的约束，进行最适应市场需求的设计，避免再设计风险，缩短产品的上市周期。设计成果的再利用得以保证。(IP)采用结构化开发手段，一旦系统基本功能结构确定，可以实行多人、多任务并行工作方式。选择实现系统的目标器件的类型、规模，硬件结构的自由度更大。20、在进程中，是否允许同一信号有多个驱动源（赋值源）？例如：SINGALA,B,C,Y,Z:INTEGER;……PROCESS(A,B,C)BEGINY<=A+B;Z<=C–X;Y<=B;ENDPROCESS;其中Y多次赋值，Y有结果吗？简述理由。在进程中，可以允许同一信号有多个赋值源，即Y的最终结果为B。当进程被启动后，信号赋值将自上而下顺序执行，但第一项赋值不会发生，因为Y的最后一项驱动源是B，因此Y被赋值B。21、用MAX+PLUSⅡ仿真时，如何将仿真结果从默认的二进制改为十进制显示？在Value一栏双击，就会出现EnterGroup对话框，其中BIN为二进制；DEC为十进制；OCT为八进制；HEX为十六进制。选中DEC，并确认即可。22、VHDL中有哪几种主要的并行语句？①进程语句；②块语句；③并行信号赋值语句；④元件例化语句；⑤生成语句；⑥并行过程调用语句23、VHDL中基本的顺序语句有哪些？①（变量）赋值语句；②流程控制语句；③等待语句；④子程序调用语句；⑤返回语句；⑥空操作语句。24、在MAX+PLUSⅡ中，如何查找低速的目标芯片？在选择芯片时，将ShowOnlyFastestSpeedGrades复选框中的勾号去掉。25、在MAX+PLUSⅡ中，保存文本文件时，对文件名及存储路径有何要求？不得出现中文字符，且不得将文件存于根目录下。26、Max+PlusⅡ的编译窗口包含几个功能模块？编译器网表文件提取器（CompilerNetlistExtractor）；基本编译文件建立器（Database适配器（结构综合器或布局布线器）