第5章存储器-存储器概述

第5章存储器5.1存储器概述5.2随机存取存储器RAM5.3只读存储器ROM5.4CPU与存储器的连接5.1存储器概述存储器分类按存取速度和用途可把存储器分为两大类，内部存储器和外部存储器。内存具有一定容量，存取速度快。内存是计算机的重要组成部分，CPU可对它进行访问。内存主要是半导体存储器。外存速度较慢，但存储容量不受限制，故称海量存储器。外存主要是磁记录存储器和光记录存储器。半导体存储器从制造工艺分为双极型、CMOS型、HMOS型等；从应用角度分为随机读写存储器(RandomAccessMemory)和只读存储器(ReadOnlyMemory)。随机读写存储器(RAM)1)静态RAM(StaticRAM，SRAM)

速度非常快，只要不掉电，信息不会丢失。缺点是集成度低。适于用作高速缓存(Cache)。2)动态RAM(DynamicRAM，DRAM)

存储单元以电容为基础，电路简单，集成度高。但需定时刷新。适用于计算机的内存。3)非易失RAM(NonVolativeRAM，NVRAM)

由SRAM和EEPROM共同构成，正常运行时和SRAM一样，而在掉电时，它把SRAM的信息保存在EEPROM中，从而使信息不会丢失。多用于存储非常重要的信息和掉电保护。只读存储器ROM

非易失性，断电后数据不会消失，通常存储操作系统或固化的程序。1)掩膜ROM

利用掩膜工艺制造的存储器，厂家在制造器件过程中写入，不能更改。2)可编程ROM(ProgramableROM，PROM)

由用户利用特殊方法写入。写入后不能更改。3)可擦除PROM(ErasableProgramableROM，EPROM)

由用户按规定的方法多次编程，如编程之后想修改，可用紫外线灯制作的擦除器照射使存储器复原，用户可再编程。4)电可擦PROM(ElectricallyErasablePROM，EEPROM)

能以字节或块为单位擦除和改写，将可作为不易失的RAM使用。32位微机系列配置4个存储体，分别连接数据总线D7～D0,D15～D8,D23～D16,D31～D24,一次传送32位数据；相应64位微机配置8个存储体。

存储器性能指标存储容量=单元数×数据线位数存取时间指从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间。存取时间越小，存取速度越快。存储器组织

16位微机系列配置偶奇两个存储体，分布连接数据总线D7

～D0

和D15～D8

，一次数据总线可传送16位数据。5.2随机存取存储器(RAM)静态随机存取存储器（SRAM）

1.静态RAM的构成通常由地址译码器，存储矩阵，控制逻辑和三态数据缓冲器组成。不需要进行刷新，外部电路简单。基本存储单元所包含的管子数目较多，且功耗也较大。适合在小容量存储器中使用。六个MOS管组成的静态RAM存储电路

静态RAM内部是由很多基本存储电路组成的，为了选中某一个单元，往往利用矩阵式排列的地址译码电路。例如芯片6116(2K×8位)，有2048个存储单元，需11根地址线，7根用于行地址译码输入，4根用于列译码地址输入，每条列线控制8位，从而形成了128×128个存储阵列，即16K个存储体。6116的控制线有三条，片选CS、输出允许OE和读写控制WE。CS2CS1WEOED7～D01001

输入1010

输出

其它

高阻抗

2.静态RAM的例子

6264芯片的容量为8K×8位，地址线引脚A12～A0可选择8K个存储单元。每个单元8位。存储器的地址由CPU输入，8位数据输出时，A12～A0与CPU的地址总线A12～A0相连接；

16位数据输出时，要用2片6264，A12～A0与地址总线A13～A1相连接。偶地址存储体，用A0片选，输出数据为低8位；奇地址存储体，用BHE片选，

输出数据为高8位。动态随机存取存储器（DRAM)动态RAM的构成读写时，对应存储单元的行列选择信号都为高电平。

DRAM存放信息依靠电容，电容有电荷时，为逻辑“1”，没有电荷时，为逻辑“0”。为防止电容漏电导致电荷流失，需每隔一定时间(约2ms)刷新一次。刷新是逐行进行的，当某一行选择信号为“1”时，选中了该行，电容上信息送到刷新放大器，刷新放大器又对这些电容立即进行重写。由于刷新时，列选择信号总为“0”，因此电容上信息不可能被送到数据总线上。单管动态存储器电路Intel2164A引脚2.动态RAM例子

Intel2164是64K×1的DRAM芯片，它的内部有4个128×128基本存储电路矩阵。

64K个存储单元需要16条地址线，分两次打入，先由RAS选通8位行地址并锁存，再由CAS选通8位列地址来译码。刷新时由行地址同时对4个存储矩阵的同一行(4×128个单元)进行刷新。3.内存条计算机的内存由DRAM组成，DRAM芯片放在内存条上，用户只需把内存条插到系统板上提供的存储条插座上即可使用。

PC机常用的内存条主要由SDRAM、DDRSDRAM和DDRIISDRAM三种。同步动态随机存取存储器SDRAM

与系统时钟同步，在时钟上升沿采样；内部存储单元分成两个（或以上）的体，一个读/写，其余预充电；支持突发模式，减少地址建立时间。双倍数据率同步动态随机存取存储器DDRSDRAM

在时钟上升沿和下降沿各传输一次数据；使用DDL技术精确定位数据。第二代双倍数据率同步动态随机存取存储器DDRIISDRAM

每个时钟能以4倍外部总线的速度读/写数据；采用FBGA封装、片外驱动调校、片内终结和前置技术，性能更好；高速缓冲存储器1.高速缓冲存储器的使用随着CPU速度的不断提高，DRAM的速度难以满足CPU的要求，CPU访问存储器时一般要插入等待周期，对高速CPU来说这是一种极大的浪费。为了使CPU全速运行，可采用CACHE技术，将经常访问的代码和数据保存到SRAM组成的高速缓冲器中，把不常访问的数据保存到DRAM组成的大容量存储器中，这样使存储器系统的价格降低，又提供了接近零等待的性能。

Cache一般由两部分组成，一部分存放由主存储器来的数据，另一部分存放该数据在主存储器中的地址。(此部分称地址标记存储器，记为Tag)。由关联性，高速缓冲存储器结构可分为：全相联Cache、直接映象Cache和成组相联Cache。5.3只读存储器(ROM)掩膜ROM和可编程ROM

掩膜ROM中信息由厂家对芯片图形掩膜进行两次光刻而定，用户不能修改。

PROM的内容由用户编写，不能修改，PROM出厂时全为“1”，通过烧断熔丝将某些单元变为“0”。掩膜ROM电路原理图可擦可编程只读存储器(EPROM)

利用编程器写入后，信息可长久保持。当其内容需要变更时，可由紫外线灯照射将其擦除，复原为全“1”，再根据需要利用编程器编程。

1.EPROM的工作原理

EPROM存储电路是利用浮栅雪崩注入技术实现。平时浮栅上无电荷，在控制栅加正压，管子导通，ROM存储信息为“1”；写入时在漏极和衬底、漏极和源极加高压，内部PN结击穿，浮栅捕获电荷，ROM存储信息“0”；紫外光源照射时浮栅上电荷形成光电流泄漏，实现擦除。方式A9A0VPPVCC数据端功能读低低高××VCC5V数据输出输出禁止低高高××VCC5V高阻备用高××××VCC5V高阻编程低高低××12.5VVCC数据输入校验低低高××12.5VVCC数据输出编程禁止高××××12.5VVCC高阻标识符

低

低

高

高低高VCCVCC5V5V制造商编码器件编码引脚2.EPROM例子

Intel2764(8K×8)有13条地址线，8条数据线，2个电压输入端VCC和VPP，一个片选端CE，此外还有输出允许OE和编程控制端PGM。2764A的工作方式选择1)标志符方式要读出2764的编码必须顺序读出两个字节，把A9接+12.5V的高电平，先让A1～A8全为低电平，而使A0从低变高。当A0=0时，读出的内容为制造商编码(陶瓷封装为89H，塑封为88H)，当A0=1时，读出器件的编码(2764A为08H，27C64为07H)。2)备用方式只要CE为高电平，2764A就工作在备用方式，输出端为高阻状态，这时芯片功耗将下降，从电源所取电流由100mA下降到40mA。3)编程方式

VPP接+12.5V，VCC仍接+5V，从数据线输入这个单元要存储的数据，每写一个地址单元，都必须在PGM端送一个宽度为45ms的负脉冲。4)编程校验方式编程过程中，在一个字节的编程完成后，读出同一单元的数据，这样与写入数据相比较，校验编程的结果是否正确。2764编程波形NMC98C64引脚图5.3.3电可擦可编程ROM(EEPROM)

EPROM的缺点是整个芯片只写错一位，也必须从电路板上取下擦掉重写。而EEPROM可以按字节擦除，也可以全片擦除。另外可以在线读写。1.并行接口EEPROM

读写方法简单，容量较大，速度快，功耗大。98C64的写入过程：字节写入—OE=1，WE加负脉冲，数据写入指定地址单元。页写入—32个页数据在内存中连续排列，一次写一页。擦除—写入FFH，擦除指定地址单元；在OE加高压，全片擦除。

24C64引脚图2.串行接口EEPROM

功耗低，信号线少，读写方法复杂，速度慢。

24C64是8K×8位的EEPROM。引脚A2～A0为片选或页面选择地址，当多个24C64芯片连接到一条总线时，通过A2～A0选择芯片。

SDA为串行数据输入/输出。

SCL为串行时钟输入，在上升沿写入，下降沿读出。

WP为写保护。闪存

闪存与EEPROM都是电可擦除可编程的存储器，闪存采用单管单元，可以做到很高的集成度。闪存允许多线程重写，速度很快。NOR闪存写入和擦除速度很快，有完整的地址和数据接口，可以随机读取。适合用于个人电脑主板上BIOS资料的存储或作为手持装置系统资料的存放。NAND闪存更快的写入和擦除速度。只运行连续读取擦除。适合于做存储卡5.4CPU与存储器的连接CPU对存储器进行读写操作，首先由地址总线给出地址信号，然后发出读写控制信号，最后才能在数据总线上进行数据的读写。连接时应注意:1.CPU总线的带负载能力存储器主要是电容负载，在简单系统中，CPU可直接与存储器相连，在较大系统中，需加驱动器再与存储器相连。2.CPU时序与存储器存取速度之间的配合

CPU的取指周期和对存储器读写都有固定的时序，由此决定了对存储器存取速度的要求。若存储器芯片已定，应考虑如何插入TW。3.存储器地址分配和片选内存分为ROM区和RAM区，RAM区又分为系统区和用户区，每个芯片的片内地址由CPU的低位地址来选择，芯片的片选信号由CPU的高位地址译码取得。4.控制信号的连接存储器的地址选择

存储器系统通常由许多存储器芯片组成，对存储器的寻址必须有两部分：低位地址线连到所有存储器芯片，实现片内寻址；高位地址线通过译码器或线性组合后输出作为芯片的片选信号，实现片间寻址。存储器地址选择有三种方法：1.线性选择方式将某根高位地址线直接作为芯片的片选。电路简单，但地址分配重叠，且地址空间不连续。适于用在容量小且不要求扩充的系统中。1＃芯片的地址范围：2000～3FFFH,6000～7FFFH…2＃芯片的地址范围：8000～9FFFH,C000～DFFFH…2.全译码选择方式对全部高位地址进行译码，输出作为片选。译码电路复杂，但所得地址是唯一且连续的，并且便于内存扩充。第一片：地址范围为00000～03FFFH第二片：地址范围为04000～07FFFH第三片：地址范围为08000～0BFFFH第四片：地址范围为0C000～0FFFFH

3.部分译码选择方式

将高位地址线中的几位经过译码后作为片选控制。例如：要设计一个8K×8