FPGA设计概述-课件

CHAPTERFPGA设计概述1ppt课件提要1.可编程逻辑器件概述2.可编程逻辑器件的结构及原理3.FPGA特点4.FPGA设计语言5.FPGA设计流程6.FPGA厂商及开发环境7.ISE集成开发环境8.ISE集成开发环境实例演示2ppt课件1.1可编程逻辑器件概述

可编程逻辑器件(ProgrammableLogicDevice简称PLD）是20世纪70年代发展起来的一种新型逻辑器件，是目前数字系统设计的主要硬件基础。现场可编程逻辑阵列FPLA(FieldProgrammableLogicArray）可编程阵列逻辑PAL(ProgrammableArrayLogic)通用阵列逻辑GAL(GenericArrayLogic)可擦除的可编程逻辑器件EPLD(ErasableProgrammableLogicDevice）复杂可编程逻辑器件CPLD（ComplexProgrammableLogicDevice）现场可编程门阵列FPGA（FieldProgrammableGateArray）3ppt课件可编程逻辑器件概述

–分类(1)

熔丝或反熔丝编程器件－－Actel的FPGA器件体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计初期阶段不灵活SRAM－－大多数公司的FPGA器件可反复编程，实现系统功能的动态重构每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序EEPROM－－大多数CPLD器件可反复编程不用每次上电重新下载，但相对速度慢，功耗较大4ppt课件

可编程逻辑器件概述

–分类(2)

低密度PROM,EPROM,EEPROM,PAL,PLA,GAL只能完成较小规模的逻辑电路高密度，已经有超过400万门的器件EPLD,CPLD,FPGA可用于设计大规模的数字系统集成度高，甚至可以做到SOC（SystemOnaChip）5ppt课件CPLD与FPGA的区别CPLDFPGA内部结构Product－termLook－upTable程序存储内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成控制逻辑能完成比较复杂的算法速度慢快其他资源－EAB，锁相环保密性可加密一般不能保密6ppt课件1.2

可编程逻辑器件结构原理7ppt课件1.2可编程逻辑器件结构原理8ppt课件1.2可编程逻辑器件结构原理乘积项与门9ppt课件1.2

可编程逻辑器件结构原理10ppt课件1.2

可编程逻辑器件结构原理－PROM结构与阵列固定，或阵列可编程；实现以“积之和”形式表示的各种组合逻辑编程连接点固定连接点11ppt课件1.2

可编程逻辑器件结构原理－PLA结构与阵列或阵列均可编程；PLA的内部结构在简单PLD中有最高的灵活性12ppt课件1.2

可编程逻辑器件结构原理－PAL结构与阵列可编程，或阵列固定；与阵列可编程使输入项增多，或阵列固定使器件简化。或阵列固定明显影响了器件编程的灵活性13ppt课件1.2

可编程逻辑器件结构原理－GAL结构用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列，可以实现时序电路；OLMC14ppt课件1.2

可编程逻辑器件结构原理－GAL结构（OLMC）输出使能选择输出选择或门控制选择组成：－异或门：控制输出信号的极性－D触发器：适合设计时序电路－4个多路选择器15ppt课件1.2

可编程逻辑器件结构原理－CPLD\FPGA的结构基于乘积项：

Altera的MAX7000，MAX3000系列, Xilinx的XC9500系列

Lattice,Cypress的大部分产品基于查找表： Altera的FLEX,ACEX,APEX系列, Xilinx的Spartan,Virtex系列。

16ppt课件可编程逻辑阵列模块LAB，包含多个宏单元可编程I/O单元可编程连线PIA基于乘积项的CPLD内部结构17ppt课件LAB中的宏单元结构乘积项逻辑阵列乘积项选择矩阵可编程触发器18ppt课件基于查找表的FPGA内部结构C可编程逻辑模块(CLB）,含多个逻辑单元可编程输入输出模块（IOB）可编程内部连线（PIC）19ppt课件基于查找表（LUT)的FPGA的结构

xilinxSpartan-II的内部结构20ppt课件CLB中逻辑单元内部结构21ppt课件查找表LUT原理22ppt课件1.3FPGA特点逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。可编程逻辑器件：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。配置数据可以存放在片外的EPROM或其它存储体上，可现场修改器件的逻辑功能。电路集成度高用硬件描述语言（HardwareDescriptionLanguage）代替传统的数字电路设计方法来设计数字系统。23ppt课件3FPGA特点

24ppt课件1.4FPGA设计语言HDL语言是一种硬件描述语言，最终目的是生成实际数字逻辑电路，完成一个从抽象化的代码到形象化的电路的转变。

电路设计大规模和高复杂度发展的趋势，传统的用原理图设计电路的方法无法胜任，如何使如此复杂的芯片变得易于人脑的理解呢？用一种高级语言来表达其功能性而隐藏具体实现的细节是很必要的，工程人员将不得不使用HDL语言进行设计，而把具体实现留给逻辑综合工具去完成。VerilogHDLVHDL

OO-VHDLDE-VHDL

－硬件描述语言HDL（HardwareDescriptionLanguage）25ppt课件1.4FPGA设计语言－HDL语言特点HDL语言既包含一些高层程序设计语言的结构形式同时也兼顾描述硬件线路连接的具体结构；

通过使用结构级或行为级描述可以在不同的抽象层次描述设计。

语言采用自顶向下的数字电路设计方法，主要包括三个领域五个抽象层次如表所示26ppt课件1.4FPGA设计语言－HDL语言特点HDL语言是并发的，即具有在同一时刻执行多任务的能力。一般编程语言是非并行的但在实际硬件中许多操作都是在同一时刻发生的，所以HDL语言具有并发的特征；HDL语言有时序的概念，一般编程语言是没有时序概念的，但在硬件电路中从输入到输出总是有延迟存在的，为描述这些特征，HDL语言需要建立时序的概念。因此，使用HDL除了可以描述硬件电路的功能外还可以描述其时序要求；27ppt课件1.4FPGA设计语言由于VerilogHDL早在1983年就已推出至今已有十三年的历史，因而拥有广泛的设计群体，成熟的资源比VHDL丰富。

目前版本的VerilogHDL和VHDL在行为级抽象建模的覆盖范围方面也有所不同，一般认为VHDL在系统抽象方面比VerilogHDL强一些，VerilogHDL较为适合算法级、寄存器传输级、逻辑级、门级等的设计，而VHDL更为适合大型的系统级设计。－VerilogHDL与VHDL比较28ppt课件1.4FPGA设计语言－Verilogalways@(posedgeclkornegedgerst)begin

if(~rst)D_out<=0;

elseD_out<=D_in;endassignD_in=(sel)?A:B;29ppt课件1.4FPGA设计语言－VHDLWith

sel

selectDin<=A

when‘1’,

B

whenothers;process

(clk，rst)

begin

if

rst=‘0’thenD_out<=0;

else

D_out<=D_in;

endif;endprocess;30ppt课件1.4FPGA设计语言顶层模块子模块A子模块B子模块C模块化的逻辑电路I/O31ppt课件32ppt课件/状态图1.5FPGA设计的一般流程实现33ppt课件1.5.1设计准备方案论证，器件选择

根据系统的功能和复杂度，对工作速度和器件本身的资源、成本及连线的可布性等方面进行权衡，选择合适的设计方案和合适的器件类型。34ppt课件1.5.2设计输入原理图输入HDL（硬件描述语言）输入状态图输入波形输入35ppt课件(1)原理图输入方式原理图输入方式是一种最直接的设计描述方式，要设计什么，就从软件系统提供的元件库中调出来，画出原理图。优点是容易实现仿真，便于信号的观察和电路的调整；缺点是效率低，特别是产品有所改动，需要选用另外一个公司的PLD器件时，就需要重新输入原理图36ppt课件(2)HDL输入方式硬件描述语言是用文本方式描述设计（普通硬件描述语言和行为描述语言）。普通硬件描述语言有ABEL、CUR和LFM等，它们支持逻辑方程、真值表、状态机等逻辑表达方式，主要用于简单PLD的设计输入。行为描述语言是目前常用的高层硬件描述语言，主要有VHDL和VerilogHDL两个IEEE标准。语言与工艺的无关性，可以使设计人员在系统设计、逻辑验证阶段便确立方案的可行性；语言的公开可利用性，便于实现大规模系统的设计；具有很强的逻辑描述和仿真功能，而且输入效率高，在不同的设计输入库之间的转换非常方便，用不着对底层的电路和PLD结构的熟悉。37ppt课件(3)波形输入方式波形输入方式主要是用来建立和编辑波形设计文件，用于输入仿真向量和功能测试向量。波形设计输入适用于时序逻辑和有重复性的逻辑函数。38ppt课件1.5.3功能仿真验证逻辑功能的正确性，不加入任何硬件延时信息。仿真前，要先利用波形编辑器和硬件描述语言等建立波形文件和测试向量仿真结果将会生成报告文件和输出信号波形，从中便可以观察到各个节点的信号变化。如果发现错误，则返回设计输入中修改逻辑设计。39ppt课件功能仿真：验证逻辑功能的正确性，不加入任何硬件延时等信息。测试波形被测电路检查输出输入信号输出波形40ppt课件1.5.4设计实现设计处理是器件设计中的核心环节。在设计处理过程中，编译软件将对设计输入文件进行规则检查、逻辑优化综合、适配和分割(映射)、布局布线等，最后产生编程用的编程文件。41ppt课件(1)逻辑优化和综合化简所有的逻辑方程或用户自建的宏，使设计所占用的资源最少。综合的目的是将多个模块化设计文件合并为一个网表文件，并使层次设计平面化。42ppt课件综合：将抽象的HDL代码转换成具体的逻辑电路原理图。With

sel

selectDin<=A

when‘1’,

B

whenothers;process

(clk，rst)

begin

if

rst=‘0’thenD_out<=0;

else

D_out<=D_in;

endif;endprocess;43ppt课件(2)适配和分割（映射）确立优化以后的逻辑能否与器件中的宏单元和I/O用单元适配，然后将设计分割为多个便于识别的逻辑小块形式映射到器件相应的宏单元中。44ppt课件映射：将电路逻辑图转换成用切片表示的FPGA内部的实际电路图。45ppt课件布局布线：以最优的方式对逻辑元件布局，并准确地实现元件间的互连。布线以后软件自动生成报告，提供有关设计中各部分资源的使用情况等信息。(3)布局布线46ppt课件

布局布线后仿真（时序）：所验证的是在原来逻辑电路基础上加入硬件实际信息后，电路功能上的正确性。这是最符合实际情况的仿真。

如仿真无误，则可下载设计结果到实际的FPGA芯片中。功能仿真布局布线后仿真1.5.5时序仿真47ppt课件1.5.6器件编程时序仿真完成后，产生位流数据文件（BitstreamGeneration），然后将该文件通过下载器下载配置到可编程器件中去。48ppt课件1.5.6器件编程XilinxFPGA的配置方式49ppt课件50ppt课件1.6FPGA厂商及开发环境九十年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有：MAX3000/7000,FELX6K/10K,APEX20K，ACEX1K，Stratix等。FPGA的发明者，老牌PLD公司，是最大可编程逻辑器件供应商之一。产品种类较全，主要有：XC9500/4000，Coolrunner(XPLA3)，Spartan,Virtex。Lattice是ISP技术的发明者,ISP技术极大的促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具比ALTERA和XILINX略逊一筹。51ppt课件1.6FPGA厂商及开发环境反熔丝（一次性烧写）PLD的领导者，由于反熔丝PLD抗辐射，耐高低温，功耗低，速度快，所以在军品和宇航级上有较大优势。FPGA/PLD不是Cypress的最主要业务，但有一定的用户群。专业FPGA/PLD公司，以一次性反熔丝工艺为主，在中国地区销售量不大。主要特点是有不少用于通讯领域的专用IP核,但FPGA/PLD不是Lucent的主要业务，在中国地区使用的人很少。52ppt课件1.6FPGA