2023年研究生类研究生入学考试专业课电气与电子信息-数字电子技术历年高频考题带答案难题附详解

2023年研究生类研究生入学考试专业课电气与电子信息-数字电子技术历年高频考题带答案难题附详解（图片大小可自由调整）第1卷一.历年考点试题黑钻版(共25题)1.二进制数A、B均为正数(1位符号位，7位数字)，若A-B=10001001二进制，问A、B哪个数大?2.试用一片(只用一片，不加任何逻辑门)4位加法器74283实现余3码到8421BCD码的转换电路。3.CMOS门电路在______时最耗电?A.输出为逻辑0时B.输出为逻辑1时C.输出翻转时D.输出高阻态时4.优先编码器74LS148输入为，输出为。当使能输入端，，其余输入端为1时，应为______。5.若JK触发器原态为“0”，控制输入J=K'=1，当有效时钟作用后Q*=______。6.如图所示是用555定时器组成的多谐振荡电路，如果uI端接4V电压，试求输出uO的频率。

7.4个逻辑变量的最小项最多有______个，任意两个最小项之积为______。8.在由上升沿触发的T触发器(T=1)组成的异步二进制加法计数器中，方法是把进位信号从低位的______端引出接高位的CP端。9.两个门电路的输出端可以并接的条件是什么?如果将不能并接的两个门电路的输出端并接，会发生什么现象?10.(473)10的BCD码是______。A.010001110011B.111011010C.110001110011D.01001111001111.已知某种计数值中有算数运算41/3=13成立，则该算数运算中操作数的基数是______。12.试判断等式f(x1，x2，…，xk)=(0，x2，…，xk)+x1f(1，x2，…，xk)是否成立?13.使用一片74138译码器和与非门设计一个组合逻辑电路，用来判断一个4位二进制数(ABCD)能否被2整除，能整除输出为1，否则输出为0。14.试判断下列三个3变量(A，B，C)函数F1、F2及F3之间的关系是______；而其中有冒险现象的函数为______。

(1)；(2)；(3)A.F3=F1F2；F2B.F3=F1+F2；F1C.F2=F3+F1；F1D.F3=F1+F2；F1、F2、F315.A的原码为011010，则2A对应的8位原码形式为______，-A的8位补码为______。16.某电路按正逻辑约定，其表达式为，若按负逻辑约定，则为______。

A．

B．

C．

D．17.如图(a)所示电路由74LS153双四选一数据选择组成，试写出输出Z的表达式，并分别用集成芯片74LS138最小项译码器[见图(b)]和74LS151八选一数据选择器[见图(c)]实现该电路。

18.(63)O的二进制补码是______，格雷码是______。19.为构成4096×16的RAM区，共需1024×4位的RAM芯片______片。A.64B.8C.16D.3220.分析图所示组合逻辑电路的功能。已知输入B3B2B1B0为5421BCD码(7483是二进制超前进位加法器芯片。7485是4位二进制数比较器芯片，A3和B3为高位)。

21.如图1所示是2个集成芯片二-十六进制同步计数器74LS161(进位端RCO=TQDQCQBQA)，试附加适当的门电路构成一个89进制计数器，简述设计过程。

22.分析图1所示电路，分别写出X、Y、F点与输入A、B之间的逻辑表达式。

23.如图1所示为加法器74LS283，当加数A3A2A1A0为2421BCD码时，要求输出S3S2S1S0为8421BCD码，试确定另一个加数B3B2B1B0，并完成逻辑设计。

24.555定时器是一种用途很广泛的电路，除了能组成______触发器、______触发器和______三个基本单元电路以外，还可以接成各种实用电路。25.只用一片如图1所示四选一数据选择器实现逻辑函数F=A·B+C·D+(B♁C)'(不允许用逻辑门电路辅助，输入只提供原变量)。写出设计过程。

第1卷参考答案一.历年考点试题黑钻版1.参考答案：解：A＜B，因为A-B＜0。2.参考答案：解：余3码-0011=8421BCD，等价于余3码+1101=8421BCD。

余3码由A端输入，A3为高位，A0为低位，B端输入1101，Q3Q2Q1Q0即为所需8421BCD码。设计电路图如图所示。

3.参考答案：C当CMOS门电路发生状态翻转时，会伴随着负载电容的充放电，而状态保持时的静态功耗远小于翻转时的动态功耗，所以翻转时最耗电。4.参考答案：0015.参考答案：16.参考答案：解：由题意，uI是555定时器的外接控制电压，所以555定时器的内部参考电压分别为VT+=uI，。

电路工作时，电容C两端的电压uC在和uI之间振荡。根据三要素法，可以求出uC从上升到uI的时间：

同理，可得uC从uI下降到的时间：

则输出uO的频率为：7.参考答案：16

08.参考答案：9.参考答案：输出集电极开路的门电路可以并接。若将不能并接的两个门电路并接，当两个门电路输出电平不相等时，其输出级形成低阻通道，使得电流过大，会烧坏器件。10.参考答案：A11.参考答案：912.参考答案：解：成立。f(x1，x2，…，xk)等于0或1。

当f(x1，x2，…，xk)=1时，(0，x2，…，xk)+x1f(1，x2，…，xk)=1；

当f(x1，x2，…，xk)=0时，(0，x2，…，xk)+x1f(1，x2，…，xk)=0。

故原式成立。13.参考答案：解：当D=1时，无论ABC为何值，都不能被2整除；当D=0时，无论ABC为何值，都能被2整除。

当F=1时，能被2整除；当F=0时，不能被2整除。设计电路如图所示。

14.参考答案：D15.参考答案：00110100

1110011016.参考答案：B17.参考答案：解：由题图可知，当C=0时，左半边工作；当C=1时，右半边工作。将C、B、A作为控制信号，D作为输出信号，可得：

所求该电路的实现如图所示。

18.参考答案：(101100)B

(101010)B19.参考答案：C20.参考答案：解：由题7485是4位二进制数比较器芯片，7483是二进制超前进位加法器芯片，当．B3B2B1B0大于4时，Y3Y2Y1Y0=B3B2B1B0+110；当B3B2B1B0小于4时，Y3Y2Y1Y0=B3B2B1B0。根据5421BCD码和8421BCD码的转换特性，该电路实现的功能是把B3B2B1B0从5421码转换成8421码。21.参考答案：解：采用同步置数的方法进行设计。

89=16×5+9

从0开始计数到88共89个数。

88=16×5+8

因此，当一个芯片输出为5，另一个输出为8时，置0，重新计数，如附图2所示。

22.参考答案：解：23.参考答案：解：当A3A2A1A0为2421BCD码时，对应的十进制04，另一加数为0000，可输出8421BCD码；当A3A2A1A0为2421B