第三章 门电路

第三章门电路第1页，课件共111页，创作于2023年2月1、二极管、三极管、MOS管简化开关等效电路2、CMOS、TTL集成电路基本特性3、输入、输出电路结构4、输入、输出特性及其应用5、电气参数的物理意义难点本章重点电路的输入、输出特性重点难点第三章门电路第2页，课件共111页，创作于2023年2月门电路是用以实现逻辑关系的电子电路。门电路分立元件门电路集成门电路双极型集成门电路（TTL）MOS集成门电路NMOSPMOSCMOS3.1概述第3页，课件共111页，创作于2023年2月正逻辑：用高电平表示逻辑1，用低电平表示逻辑0负逻辑：用低电平表示逻辑1，用高电平表示逻辑0

在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。今后除非特别说明，一律采用正逻辑。一、正逻辑与负逻辑3.1概述第4页，课件共111页，创作于2023年2月VI控制开关S的断、通情况。S断开，VO为高电平；S接通，VO为低电平。

二、逻辑电平实际开关为晶体二极管、三极管以及场效应管等电子器件3.1概述单开关电路互补开关电路第5页，课件共111页，创作于2023年2月高电平UH：输入高电平UIH输出高电平UOH低电平UL：输入低电平UIL输出低电平UOL逻辑“0”和逻辑“1”对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。逻辑电平105V0V0.8V2V高电平下限低电平上限第6页，课件共111页，创作于2023年2月一、二极管伏安特性门坎电压UON反向击穿电压二极管的单向导电性：①外加正向电压（>UON），二极管导通，导通压降约为0.7V；②外加反向电压，二极管截止。uD(V)

iD(mA)

0.7V3.2.1半导体二极管的开关特性3.2半导体二极管门电路第7页，课件共111页，创作于2023年2月二极管的单向导电性，相当于一个受外加电压极性控制的开关。当VI=VIL时，D导通，VO=0.7=VOL

－－－开关闭合二、半导体二极管的开关特性假定：VIH=VCC，VIL=0当VI=VIH时，D截止，Vo=VCC=VOH

－－－开关断开Vi的高低电平控制二极管的开关状态，输出端得到相应的输出电平信号第8页，课件共111页，创作于2023年2月二极管伏安特性第9页，课件共111页，创作于2023年2月二极管伏安特性第一种近似方法第10页，课件共111页，创作于2023年2月二极管伏安特性第二种近似方法第11页，课件共111页，创作于2023年2月二极管伏安特性第三种近似方法第12页，课件共111页，创作于2023年2月：二极管的动态电流波形第13页，课件共111页，创作于2023年2月Y=AB3.2.2二极管与门第14页，课件共111页，创作于2023年2月Y=A+B3.2.3二极管或门第15页，课件共111页，创作于2023年2月a.

多个门串接使用时，出现低电平偏离标准数值的情况。b.输出电阻大，负载能力差。c.

开关性能不理想二极管与门和或门电路的缺点第16页，课件共111页，创作于2023年2月（1）CMOS电路的工作速度比TTL电路的低（2）CMOS带负载的能力比TTL电路强（3）电源电压允许范围较大，抗干扰能力比TTL电路强（4）CMOS电路的功耗比TTL电路小得多（5）CMOS电路的集成度比TTL电路高（6）CMOS电路容易受静电感应而击穿，使用和存放时应注意静电屏蔽，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。CMOS门电路的特点第17页，课件共111页，创作于2023年2月3.3.1MOS管的开关特性一、MOS管的结构S(Source)：源极

G(Gate)：栅极

D(Drain)：漏极

B(Substrate):衬底金属层氧化物层半导体层PN结3.3CMOS门电路MOS管:金属—氧化物—半导体场效应管。只有多数载流子参与导电，故称单极型三极管。一、MOS管的结构第18页，课件共111页，创作于2023年2月增强型MOS管的符号第19页，课件共111页，创作于2023年2月当加+VDS时，VGS=0，D-S间是两个背向PN结串联，iD=0；加上+VGS，足够大至VGS>VGS(th),D-S间形成导电沟道iD≠0开启电压工作原理---以N沟道增强型为例第20页，课件共111页，创作于2023年2月输出特性：iD=f(VDS)对应不同的VGS下得一族曲线。输入特性：栅极电流为0，看进去有一个输入电容CI，输入特性曲线不必画出。二、MOS管的输入特性和输出特性漏极特性曲线恒流区截止区可变电阻区MOS管共源接法第21页，课件共111页，创作于2023年2月截止区：VGS<VGS(th)，iD=0,ROFF>109Ω漏极特性曲线（分三个区域）恒流区：iD

基本上由VGS决定，与VDS关系不大可变电阻区：当VDS

较低（近似为0），VGS

一定时， 这个电阻受VGS

控制、可变。第22页，课件共111页，创作于2023年2月MOS管的基本开关电路三、MOS管的基本开关电路控制的开关。间相当于一个受管所以导通当截止当IOLOGSIHIDDOHOGSILIVSDMOSVVTthVVVVVVTthVVV-»=¾®¾¾®¾>=»=¾®¾¾®¾<=0)()(则：只要OFFDONRRR<<<<,ONOFFKRRW<W>1109,开关闭合开关断开第23页，课件共111页，创作于2023年2月OFF，截止状态

ON，导通状态四、MOS管的开关等效电路第24页，课件共111页，创作于2023年2月五、MOS管的四种类型增强型耗尽型第25页，课件共111页，创作于2023年2月3.3.2CMOS反相器的电路结构和工作原理电源电压VDD＞VGS(th)N

+|VGS(th)P

|VGS（th）N--NMOS的开启电压VGS（th）P--PMOS的开启电压1、输入为低电平VIL=0V时电路中电流近似为零（忽略T2的截止漏电流）,输出为高电平VOH≈VDDVGS1＜VGS(th）NT1管截止；|VGS2|＞|VGS(th)P|T2导通2、输入为高电平VIH=VDD时，T1通T2止，输出为低电平VOL≈0V。实现逻辑“非”功能PMOSNMOS柵极相连做输入端漏极相连做输出端NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接到电路的最高电位第26页，课件共111页，创作于2023年2月二、电压、电流传输特性CMOS反相器的传输特性接近理想开关特性，转折区的变化率很大。CMOS非门电压传输特性CMOS非门电流传输特性阈值电压VTH第27页，课件共111页，创作于2023年2月三、输入端噪声容限保证输出高、低电平基本不变的条件下，允许输入信号的高、低电平有一个波动范围，这个范围称为输入端的噪声容限。噪声容限计算方法：1输出0输出1输出0输出第28页，课件共111页，创作于2023年2月3.3.3CMOS反相器的输入输出特性一、74HC系列输入特性正常工作范围第29页，课件共111页，创作于2023年2月一、4000系列输入特性第30页，课件共111页，创作于2023年2月二、输出特性第31页，课件共111页，创作于2023年2月二、输出特性第32页，课件共111页，创作于2023年2月一、传输延迟时间3.3.4CMOS反相器的动态特性。系列为，系列为，5ns74AHC10ns74HC3PLHPHLtt».第33页，课件共111页，创作于2023年2月二、动态功耗动态功耗：CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态的过程中产生的附加功耗。第34页，课件共111页，创作于2023年2月第35页，课件共111页，创作于2023年2月一、其他逻辑功能的门电路3.3.5其它类型的CMOS门电路1、CMOS与非门（P并N串）第36页，课件共111页，创作于2023年2月2、CMOS或非门（P串N并）第37页，课件共111页，创作于2023年2月与非门存在的缺点：或非门也存在类似的问题第38页，课件共111页，创作于2023年2月二、带缓冲极的CMOS门电路第39页，课件共111页，创作于2023年2月特点：需外接上拉电阻。三、漏极开路的CMOS门电路（OD）应用：输出端可以并联，实现“线与”功能；实现电平转换；吸收大负载电流。第40页，课件共111页，创作于2023年2月将输出并联使用，实现线与第41页，课件共111页，创作于2023年2月外接电阻RL(max)的计算方法n是并联OD门的数目M是负载门电路高电平输入电流的数目第42页，课件共111页，创作于2023年2月m‘是负载门电路低电平输入电流的数目外接电阻RL(min)的计算方法举例第43页，课件共111页，创作于2023年2月T1、T2管的结构形式是对称的，即漏极和源极可互易使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可互易使用。四、CMOS传输门1.传输门结构构成各种逻辑电路的基本单元电路第44页，课件共111页，创作于2023年2月2.传输门工作原理①C＝0、，T1和T2截止，相当于开关断开②C＝1、，T1和T2导通，相当于开关接通，uo＝ui第45页，课件共111页，创作于2023年2月3.构成其他逻辑电路异或门、数据选择器、寄存器、计数器例如：反相器和传输门构成异或门（P98）4.双向模拟开关第46页，课件共111页，创作于2023年2月1.CMOS三态门之一五、CMOS三态输出门电路输出的高电平、低电平、高阻态3种状态第47页，课件共111页，创作于2023年2月①时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。2.CMOS三态门之二②时，TP2、TN2均导通，TP1、TN1构成反相器。第48页，课件共111页，创作于2023年2月①时，TG截止，输出端呈现高阻态。②时，TG导通，。3.CMOS三态门之三第49页，课件共111页，创作于2023年2月三态门的用途1、作为与总线间的接口电路EN1、EN2…ENn分时接入高电平2.数据的双向传输第50页，课件共111页，创作于2023年2月3.5.1半导体三极管的开关特性3.5TTL门电路一、双极型三极管的结构管芯+三个引出电极+外壳第51页，课件共111页，创作于2023年2月第52页，课件共111页，创作于2023年2月三极管的输入特性曲线（NPN）VON

：开启电压硅管，0.5~0.7V锗管，0.2~0.3V近似认为:VBE<VONiB=0VBE≥VONiB

的大小由外电路电压、电阻决定二、三极管的输入特性和输出特性第53页，课件共111页，创作于2023年2月固定一个IB值，即得一条曲线，在VCE>0.7V以后，基本为水平直线三极管的输出特性曲线第54页，课件共111页，创作于2023年2月截止区：发射结反偏,集电结反偏，iB=0,iC=0。

c-e间“断开”。特性曲线分三个区域饱和区：发射结正偏,集电结正偏,iB

>0,VCE很低，ΔiC

随ΔiB增加变缓，趋于“饱和”。

c-e间“闭合”。放大区：发射结正偏,集电结反偏，iB

>0,ΔiC=βΔiB第55页，课件共111页，创作于2023年2月只要参数合理：VI=VIL时，T截止，VO=VOHVI=VIH时，T导通，VO=VOL三、双极型三极管的基本开关电路第56页，课件共111页，创作于2023年2月工作状态分析第57页，课件共111页，创作于2023年2月四、三极管的开关等效电路截止状态饱和导通状态第58页，课件共111页，创作于2023年2月快慢①从截止到导通当vI由低变高时，发射区发射的电子不能马上到达集电区，形成集电极电流。输出iC落后于输入VIvIiCvOttt②从导通到截止由于在饱和时，集电区收集载流子能力很弱，超量电子在基区存储，当vI由高变低时，存储电荷不能马上消散，iC不能马上下降，而要维持一段时间，饱和越深，存储电荷越多，延迟时间越长。输出vO落后于输入vI五、动态开关特性第59页，课件共111页，创作于2023年2月三极管的基本开关电路就是非门六、三极管反相器实际应用中，为保证VI=VIL时T可靠截止，常在输入接入负压。第60页，课件共111页，创作于2023年2月

解：将发射极外接电路化为等效的VB与RB电路VIH=5VVIL=0V[例3.5.1]计算参数设计是否合理第61页，课件共111页，创作于2023年2月参数设计合理第62页，课件共111页，创作于2023年2月

A

R1

4kW

T1

T2

T4

T5

R4

R3

1KW

130W

+Vcc

R2

1.6KW

Y

D1

D2

输入级倒相级输出级一、电路结构3.5.2TTL反相器的电路结构和工作原理输入级：由发射极晶体管T1和基极电组R1、D1组成中间级：放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分别提供两个相位相反的电压信号输出级：由T4、T5、R4、D2组成其中T4与T5组成推拉式输出结构。功耗低，带负载能力强第63页，课件共111页，创作于2023年2月

A

R1

4kW

T1

T2

T4

T5

R4

R3

1KW

130W

+Vcc

R2

1.6KW

Y

D1

D2

B1C2E2(vI)(vO)工作原理设：VIL=0.2V，VIH=3.4V1、vI=VIL时T1发射结导通，vB1=0.2+0.7=0.9V0.9V的电压加在T1的集电结和T2的发射结上,不足以使T2导通,故T2截止.vC2为高电平→T4导通vE2为低电平→T5截止vO=VCC-vR2-vBE4-vD2=3.4V→输出高电平

T1基极电流很大,而集电极电流由于T2截止,故很小,基区存储电荷很多,T1处于深度饱和状态.第64页，课件共111页，创作于2023年2月2、vI=VIH时若不考虑T2、T5，则T1发射结导通，vB1=3.4+0.7=4.1V?vC2为低电平→T4截止vE2为高电平→T5导通T2导通→→输出低电平vO=VCE(sat)=0.2V此时T1发射结反偏,集电结正偏，T1处于倒置放大状态.由于存在T2、T5，则T2、T5的发射结导通。vB1=0.7+0.7+0.7=2.1VT1发射结反偏

A

R1

4kW

T1

T2

T4

T5

R4

R3

1KW

130W

+Vcc

R2

1.6KW

Y

D1

D2

B1C2E2(vI)(vO)第65页，课件共111页，创作于2023年2月第66页，课件共111页，创作于2023年2月二、电压传输特性第67页，课件共111页，创作于2023年2月第68页，课件共111页，创作于2023年2月需要说明的几个问题若无D2，则T4会导通。D1钳位二极管，限制输入端的负脉冲干扰，保护发射结。若无D1，则输入端有负脉冲时，电流iB很大，烧坏发射结。加上D1，输入端电位被钳位在-0.7V，保证发射结不被烧坏第69页，课件共111页，创作于2023年2月三、输入噪声容限低电平输入电压UIL（max）＝0.8V高电平输入电压UIH（min）＝2V低电平输出电压UOL（max）＝0.4V高电平输出电压UOH（min）＝2.4V74系列门电路的典型参数：参见P138-139第70页，课件共111页，创作于2023年2月一、输入特性（输入端的伏安特性）1.vI=VIL=0.2V时1VIL=0.2VIIL=?负号表示输入电流流出门★3.5.3TTL反相器输入特性和输出特性R14kΩD1T10.2VIILVCCbe2be5输入端等效电路第71页，课件共111页，创作于2023年2月2.vI=VIH=3.4V时1VIHI=3.4VIIH=?正号表示输入电流流进门★R14kΩD1T13.4VIIHVCCbe2be5VB1=2.1V高电平输入端等效电路T1处于倒置放大状态，电流放大系数极小，输入电流只是be结的反向电流，一般情况下，IIH<+40μA★第72页，课件共111页，创作于2023年2月3.输入端悬空----相当于接高电平R14kΩD1T1VCCbe2be5VB1=2.1V输入端悬空时，VCC通过R1加在T1集电结、T2、T5发射结上，使T2、T5导通，输出低电平。故相当于输入端接高电平。当输入为低电平时，输入电流流出门，大小为1mA；当输入为高电平时，输入电流流进门，很小<40μA。第73页，课件共111页，创作于2023年2月1.高电平输出特性RLVCCR4130VOHT4D2R21.6kiL负载电流为5mA时,电平下降不多，考虑到功耗，实际使用时负载电流不能超过0.4mA★输出高电平时，T4导通，T5截止,电流流出门RL↓→iL↑

→

vR4↑

→T4

的bc结正偏进入饱和，T4失去射级跟随功能→VOH↓iL

/mA－10－5－153.02.01.0VOH

/V二、输出特性T4工作在射级输出状态，电路的输出电阻很小，在负载电流较小的范围内，负载电流的变化对VOH的影响很小第74页，课件共111页，创作于2023年2月2.低电平输出特性RL↓→iL↑

→

vCE5↑→VOL↑

c-e间的饱和导通内阻很小<10欧，

c-e间的饱和导通压降很低<0.1VVCCR3VOLT5iLRL输出低电平时，T4截止，T5饱和，电流流进门VOL=0.2V时，iL=16mA★IOL

/mA101552.01.0VOL

/V0.216第75页，课件共111页，创作于2023年2月例3.5.2：图示电路中，门G1最多可驱动多少个同样的门电路负载？要求G1的高低电平满足VOH≥3.2V，VOL≤0.2V。解：①输出低电平时据低电平输出特性，VOL≤0.2V时，iLM≤16mA据低电平输入特性，vIL=0.2V时，iIL=-1mA第76页，课件共111页，创作于2023年2月②输出高电平时据高电平输出特性，VOH≥3.2V时，iOL≤7.5mA但考虑到功耗，iOL<0.4mA据高电平输入特性，vIH=3.2V时，iIH=40μA综合①②，N=10，称为扇出系数第77页，课件共111页，创作于2023年2月R1D1T1VCCbe2be5第78页，课件共111页，创作于2023年2月实际使用时，输入端往往需接电阻RP↑

=0.9K时，vI↑

=0.8V；RP↑

=1.9K时，vI↑

=1.4V，输出变为低电平；vI增加到1.4V后，不再增加。②两个门之间接电阻11vO1vI2RPG1G2当G1输出低电平时，①通过电阻接地R14kΩRPT1vIVCCbe2be51vIRP三、输入端负载特性Vi/VRP/KΩ1.42.0当G1输出高电平时，较小的一个作为RP的最大允许值第79页，课件共111页，创作于2023年2月TTL电路输入端串联电阻允许值的计算①输入高电平时，Rp过大不能保证VA≥V

IH（min）②输入低电平时，Rp过大不能保证VA≤V

IL（max）较小的一个作为RP的最大允许值第80页，课件共111页，创作于2023年2月

一、传输延迟时间现象：输出电平的变化落后于输入电平的变化。波形上升沿、下降沿变坏。vIvOtttPHLtPLH1.5V1.5VtPLH>tPHL3.5.4TTL反相器的动态特性原因：结电容的存在，寄生电容的影响，二极管、三极管的状态转换需要一定的时间。第81页，课件共111页，创作于2023年2月三、电源的动态尖峰电流第82页，课件共111页，创作于2023年2月2、动态情况下，输出从低到高变化的过渡过程中，T4由截止到导通快，T5由饱和导通到截止慢，故有一段时间T5、T4同时导通，电流很大。第83页，课件共111页，创作于2023年2月3、动态情况下，输出从高到低变化时，T5从截止到饱和，T4从导通到截止，同时导通时间较短，尖峰电流持续时间较短尖峰电流的影响：使电源的平均电流加大了第84页，课件共111页，创作于2023年2月1.与非门3.5.5其他类型的TTL门电路第85页，课件共111页，创作于2023年2月2.或非门第86页，课件共111页，创作于2023年2月3.与或非门第87页，课件共111页，创作于2023年2月4.异或门第88页，课件共111页，创作于2023年2月①输出电平不可调5、集电极开路的门电路1、推拉式输出电路结构的局限性②负载能力不强，尤其是高电平输出③输出端不能并联使用第89页，课件共111页，创作于2023年2月2、OC门的结构特点第90页，课件共111页，创作于2023年2月OC门线与第91页，课件共111页，创作于2023年2月

输出高电平时，计算RL（max）3、外接负载电阻RL的计算第92页，课件共111页，创作于2023年2月

输出低电平时，计算RL（min）第93页，课件共111页，创作于2023年2月例：选择合适的阻值RL

。已知OC门IOH=200μA，ILM=16mA；IIL=1mA；IIH=40μA，V′CC=5V，要求OC门输出高电平VOH≥3.0V，输出低电平VOL≤0.4V。解：n=2，m=9，m'=3选RL=1KAB&RLV'CCCD&&&&G2G1G3G4G5Y第94页，课件共111页，创作于2023年2月6、三态输出门电路（TS）第95页，课件共111页，创作于2023年2月

①利用半导体器件的开关特性，可构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可构成三态门、OC门、OD门和传输门。②随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。③TTL电路输入级采用多发射极晶体管，输出级采用推拉式结构，所以工作速度较快，带负载能力较强，是目前使用最广泛的一种集成逻辑门。应掌握好TTL门电气特性和参数。TTL电路的缺点是功耗较大。④MOS电路属于单极型电路，具有高速度、功耗低、扇出大、电源电压范围宽、抗干扰能力强、集成度高等一系列特点，使之在整个数字集成电路中占据主导地位的趋势日益明显。第3章小结第96页，课件共111页，创作于2023年2月一、双极性三极管工作状态的计算解题方法和步骤：1、利用戴维南定理将输入电路简化为等效的VE与RE串联电路2、计算VI为低电平时的VE值。若VE＜VON，则认为三极管基本截止，参数设计合理3、计算VI为高电平时的VE值及此时的iB，并与临界饱和基极电流IBS比较。若iB＞IBS，则认为三极管饱和导通，参数设计合理本章习题类型与解题方法第97页，课件共111页，创作于2023年2月解题方法和步骤：给出门电路输入的电压波形或逻辑状态，求输出的电压波形或逻辑状态。给出集成门电路的内部电路结构图，求它的逻辑功能。1、按照给出门电路的逻辑功能逐一找出每一种输入状态下的输出。对CMOS门电路，不允许输入端工作在悬空状态。输入端经过电阻接地时，与接逻辑低电平等效；经过电阻接电源时，与接逻辑高电平等效；对TTL门电路，输入端的悬空状态和接逻辑高电平等效。输入端经过电阻（几十千欧以内）接电源电压时，与接逻辑高电平等效；经过电阻接地时，输入端的电平与电阻阻值的大小有关。当电阻阻值很小时（几十欧），输入端相当于接逻辑低电平；但电阻阻值达到一定程度（2K）以后，输入相当于接逻辑高电平。二、集成门电路逻辑功能的分析第98页，课件共111页，创作于2023年2月2、