第三章逻辑门电路电子

第三章逻辑门电路电子第1页，课件共66页，创作于2023年2月§1逻辑门电路门：具有开关作用。门电路：具有控制信号通过或不通过能力的电路。一、器件的开关作用开关特性体现开关作用→静态特性转换过程→动态特性理想开关特性Z＝0→短路、相当开关闭合Z＝∞→断路、相当开关断开第2页，课件共66页，创作于2023年2月二、半导体二极管的开关特性DR+－⒈开关作用D正偏→导通→UD很小→电路导通

UD≈0.7V,硅管

UD≈0.3V,锗管D反偏→截止→UD很大→电路断开注:讲课如不特殊说明,均以硅管为例.第3页，课件共66页，创作于2023年2月三、半导体三极管的开关特性⒈开关作用10KVcc=5V1k

Voβ=30T截止饱和放大Vbe Vbc反偏

反偏，ib＝ic

＝0，开关断开。正偏

反偏，ic＝βib，线性放大。正偏

正偏，ib>Ibs，开关闭合。第4页，课件共66页，创作于2023年2月⒈开关作用（续）临界饱和：饱和系数：10KVcc=5V1kYβ=30TB越大，饱和越深；反之饱和则浅说明：因所以，临界饱和电流是由外电路（Rc）决定的，

Rc不同，临界饱和电流是不一样的。Vbc＝0V

时，T处于临界饱和第5页，课件共66页，创作于2023年2月例1:计算图示电路的临界饱和电流。β=30Vces=0.3VRbTRcReic↓ib→ie↓VccVo第6页，课件共66页，创作于2023年2月四、基本门电路对应三种基本逻辑运算，有三种基本门电路⒈二极管与门（D与门）⑴电路5VA0VBFRD1D2Vcc（5V）⑵原理VAVBVFD1D20V0V0.7V通通0V5V0.7V通止5V0V0.7V止通5V5V5V止止电路分析要求出输入的各种组合与输出的关系电位表：第7页，课件共66页，创作于2023年2月⒈二极管与门(续)VAVBVFD1D20V0V0.7V通通0V5V0.7V通止5V0V0.7V止通5V5V5V止止0→低电位1→高电位真值表:

ABF000010100111实现了与逻辑功能实现了与逻辑功能⑶符号ABF&国标惯用国外ABFABF第8页，课件共66页，创作于2023年2月⒉二极管或门（D或门）⑴电路5VA0VBFRD1D2⑵原理VAVBVFD1D20V0V0V止止0V5V4.3V止通5V0V4.3V通止5V5V4.3V通通电位表：0→低电位1→高电位真值表:

ABF000011101111实现了或逻辑功能实现了或逻辑功能第9页，课件共66页，创作于2023年2月⑶符号国标惯用国外FAB≥1ABF＋ABF第10页，课件共66页，创作于2023年2月⒊晶体管非门(反相器)⑶符号⑴电路⑵原理VAVFT0V5V

止5V0.3V通电位表：真值表:

AF0110实现了非逻辑功能实现了非逻辑功能ARbRcVcc(

5V)FT国标惯用国外FA1AFFA第11页，课件共66页，创作于2023年2月⒋复合门把单级门电路级联起来,构成复合门,如:与非门、或非门等等。异或门YY与非门YABY或非门异或非门YYYY国标惯用国外ABABABABABABABY&Y1Y=1Y=ABABABAB第12页，课件共66页，创作于2023年2月⒈正逻辑

门电路的输入、输出电压定义为：⒉

负逻辑说明：⑴前面所述基本门电路均以正逻辑定义。⑵同一个逻辑门电路，在不同逻辑定义下，实现的逻辑功能不同。

⑶数字系统中，不是采用正逻辑就是采用负逻辑，而不能混合使用。

本书中采用正逻辑系统。低电位→0高电位→1

门电路的输入、输出电压定义为：低电位→1高电位→0五、逻辑约定第13页，课件共66页，创作于2023年2月§2TTL集成门电路(与非门)

二极管----晶体三极管逻辑门（DTL）集晶体三极管----晶体三极管逻辑门（TTL）成双极型射极耦合逻辑门（ECL）逻集成注入逻辑门电路（）辑N沟道MOS门(NMOS)门单极型(MOS型)P沟道MOS门(PMOS)

互补MOS门(CMOS)集成门电路按开关元件分类集成：把晶体管、电阻、和导线等封装在一个芯片上。第14页，课件共66页，创作于2023年2月一、电路+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC

多发射极输入级中间倒相级推挽输出级输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算。BFRD1D3Vcc（5V）D2ACD4中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号C2E2输出级：由T3、T4、T5和R4、R5组成，其中T3、T4构成复合管，与T5组成推拉式输出结构，具有较强的负载能力。第15页，课件共66页，创作于2023年2月“0”1VVb1=0.3+0.7=1V三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1VVV

3.63.60.3二、工作原理T1深饱和T2截止T5截止1.输入有低电平（0.3V）时不足以让T2、T5导通第16页，课件共66页，创作于2023年2月+5VFR4R2R13kR5T3T4T1b1c1ABC“0”1Vuouo=5-uR2-ube3-ube43.6V高电平！

1.输入有低电平（0.3V）时(续)T1深饱和T2截止T5截止T3微饱和T4放大结论1:输入有低时,输出为高第17页，课件共66页，创作于2023年2月T1:倒置全饱和导通Vb1=2.1VVc1=1.4V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC

2.输入全为高电平（3.6V）时2.1V1.4VT1管:Ve1=3.6VVb1=2.1VVc1=1.4VT1管在倒置工作状态3.6VT2,T5管饱和导通,Vce2=0.3V所以:Vc2=1V→T3:放大

Vb4=0.3V→T4:截止0.3VT2:饱和T5:饱和T3:放大T4:截止放大第18页，课件共66页，创作于2023年2月+5VFR2R13kT2R3T1T5b1c1ABC饱和uF=0.3V

2.输入全为高电平（3.6V）时(续)饱和3.6VT1:倒置T2:饱和T5:饱和T3:放大T4:截止结论2:输入全高时,输出为低T5饱和,Vce5=0.3V第19页，课件共66页，创作于2023年2月工作原理小结:输入有低电平（0.3V）时

VF=3.6V2.输入全为高电平（3.6V）时

VF=0.3VT1:倒置T2:饱和T3:放大T4:截止T5:饱和T1深饱和T2截止T3微饱和T4放大T5截止3.逻辑功能第20页，课件共66页，创作于2023年2月3.输入多发射极的作用

TTL集成门在输入级采用晶体管多发射极，其作用是:1.参数一致性好;2.缩小体积;3.缩短T2从饱和向截止的转换时间→加速转换过程。

(即加速输入由全“1”→→输入有“0”的转换过程)4.推挽输出电路的作用输出级采用推挽电路提供比较大的带负载能力.第21页，课件共66页，创作于2023年2月TTL集成电路的外特性：电压传输特性

VO=f(Vi)输入/输出特性VOH输出高电平，VOL输出低电平，VOFF关门电平，VON开门电平：VT门坎电平，噪声容限：VNH，VNL。⒈输入伏安特性

ii=f（Vi）⒉输入负载特性

Vi

=f（Ri）开门电阻RON，关门电阻ROFF⒊输出特性

Vo

=f（io）⑴输出低电平，⑵输出高电平⑴输入短路电流IIS⑵输入漏电流IIH⑶灌电流⑷拉电流⑶扇出系数第22页，课件共66页，创作于2023年2月三、电压传输特性ViVo&VVVCC输出电压VO随输入电压Vi变化的关系曲线，即VO=f(Vi)。测试电路传输特性曲线V0(V)Vi(V)1233.6VBCDE0.6V1.4V0A⒈电压传输特性第23页，课件共66页，创作于2023年2月电压传输特性分析V0(V)Vi(V)1233.6VBCDE0.6V1.4V0ABC段：线性区，当0.6V≤Vi≤1.3V，0.7V≤Vb2＜1.4V时，T2开始导通，T5仍截止，VC2随Vb2升高而下降，经T3、T4两级射随器使VO下降。AB段：截止区,当VI≤0.6V，Vb1≤1.3V时，T2、T5截止，输出高电平VOH=3.6VCD段：转折,Vi=1.4V,T2、T5饱和。DE段：饱和区,Vi>1.4VVO＝0.3V第24页，课件共66页，创作于2023年2月⒉几个参数VOH输出高电平：VOL输出低电平：与非门输入有低时，Vo＝VOH

产品规范值:VOH≥2.4V典型值:VOH＝3.6V标准高电平:VOH=VSH=2.4V与非门输入全高时，Vo＝VOL

产品规范值:VOL≤0.4V典型值:VOL＝0.3V标准低电平:VOL=VSL=0.4V1.VOH和VOL都是对具体门输出高、低电平电压值的要求。2.高电平表示一种状态，低电平表示另一种状态，一种状态对应一定的电压范围，而不是一个固定值。说明：0V5V2.4VVSLVSH0.4V第25页，课件共66页，创作于2023年2月几个参数（续）VOFF关门电平：VON开门电平：VT门坎电平：与非门在保证输出为高电平时，允许的最大输入低电平值。VOFF＝0.8V与非门在保证输出为低电平时，允许的最小输入高电平值。VON＝2V此时输入有低此时输入全高第26页，课件共66页，创作于2023年2月⒊噪声容限VSHVONVOFFVSLVNHVNL1100定义：高电平噪声容限VNH＝

VSH－VON

＝2.4－2＝0.4V低电平噪声容限VNL

＝VOFF－VSL

＝0.8－0.4V＝0.4V在保证输出高、低电平性质不变的条件下，输入电平的允许波动范围称为输入端噪声容限。第27页，课件共66页，创作于2023年2月四、输入/输出特性⒈输入伏安特性：输入电压与输入电流之间的关系曲线，即ii=f（Vi）+5VR2R13kT2T1ViIR1Ii-1.4mA1.4V3.6VIISIIH=50μA测试电路特性曲线第28页，课件共66页，创作于2023年2月输入伏安特性(续1)⑴

输入短路电流IISVi=0V时由输入端流出的电流。+5VR2R13kT2T1ViIR1IiIIS-1.4mAVi=0～1.4V时,IC1变化很小,Ii的绝对值也只略有减少。×3.6V1.4V设定正方向输入有低,T2截止。第29页，课件共66页，创作于2023年2月输入伏安特性(续2)⑵输入漏电流IIH（输入高电平电流）+5VR2R13kT2T1ViIR1Ii-1.4mAIC1假定正方向Vi=3.6V时,由输入端流入的电流。IIH=50μA3.6VIIS1.4VIIHVi≥1.4V时,T2始导通，IC1迅速增大→Ii迅速减小。=3.6V输入全高，T1倒置，Ii流入T1第30页，课件共66页，创作于2023年2月即输入端通过电阻R接地时的特性输入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC

⒉输入负载特性ViRI第31页，课件共66页，创作于2023年2月Vi<VT=1.4V

时,相当输入低电平，所以输出为高电平。R较小时R增大时R

Vi=VT时，输入变高，输出变低电平。此时Vi≡1.4V。1.4VR0+5VR13kT1ABCRiViVi=VT时，T2、T5导通，Vb1＝2.1V,使Vi钳在1.4V。R单位:KΩ第32页，课件共66页，创作于2023年2月悬空的输入端（Ri＝∞）相当于接高电平。2.为了防止干扰，可将悬空的输入端接高电平（如Vcc）。说明第33页，课件共66页，创作于2023年2月开门电阻RON关门电阻ROFF在保证与非门输出为低时，允许输入电阻R的最小值。在保证与非门输出为高时，允许输入电阻R的最大值。RON＝2KΩROFF＝0.8KΩ当RI≥RON时，相当输入高电平。当RI≤ROFF时，相当输入低电平。第34页，课件共66页，创作于2023年2月⒊输出特性⑴输出低电平说明:⑴输出为低,灌电流负载。ILFT4T5RLVCCIL0VOL20mA0.4V⑵T5饱和,Rce5很小,故IL上升时,VOL上升很慢,基本呈线性关系。⑶当VOL＞VSL＝0.4V后，低电平输出逻辑关系被破坏,故IL灌受限制。第35页，课件共66页，创作于2023年2月⑵输出高电平+5VFR4R5T3T4T5RLIL说明:⑴输出为高,拉电流负载。⑵IL较小时,T3处在浅饱和区(VCE3

较大)，IL↑→IR4

↑→VR4

↑→VCE3

↓→VO基本不变。⑶当IL＞5mA后,T3进入饱和区，

VCE3＝VCES3保持不变，VO随IL上升而下降。IL0VO3.6V2.4V20mA5mAIR4⑷当VOL＜VSH＝2.4V后,高电平输出逻辑关系被破坏,故IL拉受限制。第36页，课件共66页，创作于2023年2月门电路输出驱动同类门的个数+5VR4R2R5T3T4T1前级T1T1前级输出为高电平时—拉电流负载。

IiH1IiH3IiH2IOH

⑶扇出系数因IL拉受限制，故负载数量有限。第37页，课件共66页，创作于2023年2月+5VR2R13kT2R3T1T5b1c1前级IOLIiL1IiL2IiL3前级输出为低电平时—灌电流负载。

因IL灌受限制，故负载数量有限。第38页，课件共66页，创作于2023年2月输出低电平时，流入前级的电流（灌电流）：输出高电平时，前级流出的电流（拉电流）：一般与非门的扇出系数为8。

由于IOL、IOH的限制，每个门电路输出端所带门电路的个数有限，一般N灌＞N拉。第39页，课件共66页，创作于2023年2月⑴工作速度tuiotuoo50%50%tpd1tpd2平均传输时间⒈主要性能五、主要性能和主要参数改进措施主要取决于存储时间ts，5管门电路tpd＝40ns有源泄放抗饱和电路第40页，课件共66页，创作于2023年2月+5VFR4R2R1T2R5R3T3T4T1T5TTL与非门的改进存在问题：TTL门电路工作速度相对较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。★有源泄放由T6、R6和R3构成的有源泄放电路来代替T2射极电阻R3R3R6T6第41页，课件共66页，创作于2023年2月

可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度。平均tpd＝2～4ns★抗饱和电路SBD特点：①与普通二极管一样，具有单项导电性；②开启电压低，约0.4V；③多数载流子导电，电荷存储效应小。原理：当Vbc＝0.4V时,SBD导通,将Ib分流,避免T进入深饱和。原理：当Vbc＝0.4V时,SBD导通,将Ib分流,避免T进入深饱和。第42页，课件共66页，创作于2023年2月⒈主要性能（续）⑵负载能力：⑷空载功耗:⑶抗干扰能力:扇出系数N＝8低电平抗干扰能力VNL＝0.4V高电平抗干扰能力VNH＝0.4V截止功耗POFF:较小导通功耗PON:较大,PON=几十毫瓦⑴工作速度:典型tpd＝40ns⒉主要参数:自学第43页，课件共66页，创作于2023年2月⒊TTL系列说明发展方向:S:抗饱和L:低功耗H:高速A:先进工艺通用系列74系列54系列军品:-55℃～125℃工品:-40℃～85℃民品:0℃～75℃TTL10ns/10mw7400HTTL6ns/22mw74H00STTL3ns/19mw74S00ASTTL1.5ns/19mw74AS00LTTL33ns/1mw74L00LSTTL10ns/2mw74LS00ALSTTL4ns/1mw74ALS00高速、低功耗第44页，课件共66页，创作于2023年2月+5VFR4R2R13kT2R5R3T3T4T1T5b1c1六、二种特殊门⒈集电极开路门(OC门)⑴电路无T3,T4VCC2RL

负载电阻VCC11.正常使用时，输出端必须外接负载电阻RL。2.VCC1和VCC2可以不等。集电极悬空普通门电路集电极开路门电路第45页，课件共66页，创作于2023年2月FABC&⑵符号&ABCF第46页，课件共66页，创作于2023年2月&&&VCCF1F2F3FF=F1F2F3RL输出级

VCCRLT5T5T5

F直接将两个逻辑门的输出连接起来，实现与的逻辑功能。⑶

OC门的用途1)实现“线与”功能第47页，课件共66页，创作于2023年2月F=F1F2F3?任一导通F=0VCCRLF1F2F3F

(1)F1，F2，F3有低电平时第48页，课件共66页，创作于2023年2月全部截止F=1F=F1F2F3?所以：F=F1F2F3VCCRLF1F2F3F

(2)F1，F2，F3全部高电平时第49页，课件共66页，创作于2023年2月问题1.一般的TTL与非门能否线与？不能第50页，课件共66页，创作于2023年2月2)电平转移功能TTL电平“1”→3.6V“0”→0.3V转移电平“1”≈10V“0”≈0.3V&VCC2=10VF1F

RLVCC1=5V第51页，课件共66页，创作于2023年2月⑷上拉电阻RL的确定RL的取值范围根据其所带负载而定。RL≤VCC-VOH(min)nIOH+

m’IIHVCC-VOL(max)IOL-mIIS≤（自看）第52页，课件共66页，创作于2023年2月⒉三态门电路

通常数字逻辑是二值的，即仅0，1值，其所对应电路的输出电平是高、低两种状态。在实际电路中，还有一种输出为高阻抗的状态(既非高电平又非低电平的状态)，被称之为第三状态。于是数字电路的输出就有：0、1和Z（高阻）的三种状态。具有这种功能输出的电路称三态逻辑电路或称三态门电路。第53页，课件共66页，创作于2023年2月+5VFR4R2R1T2R5R3T3T4T1T5AB

DE

⑴电路E称为控制端、使能端第54页，课件共66页，创作于2023年2月1截止+5VFR4R2R1T2R5R3T3T4T1T5AB

⑵原理E

结论：E＝1时，电路具备自身逻辑功能E=1第55页，课件共66页，创作于2023年2月截止截止高阻态+5VFR4R2R1T2R5R3T3T4T1T5AB

⑵原理（续）E

0导通结论：E＝0时，电路输出为高阻状态。F＝Z（高阻）1V1VE=0第56页，课件共66页，创作于2023年2月功能表低电平起作用⑶符号高电平起作用功能表&ABF&ABF第57页，课件共66页，创作于2023年2月

分时控制各个门的CS端，就可以让各个门的输出信号分别进入总线。

同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态⑷三态门用途００1……总线&A3B3CS3&A2B2CS2&A1B1CS1&A4B4