SDRAM器件操作手册中文版本三星公司

三星公司SDRAM器件操作手册中英文对照版本三星公司SDRAM器件操作手册中英文对照版本（SDRAMDEVICEOPERATION）翻译：合肥工业大学检测技术研究所彭良清（peng6602@）日期：2004/5/1原文：/Products/Semiconductor/DRAM/TechnicalInfo/sdram_device_operation_full_version_200401.pdf本文档请参考下2个文档阅读：I.“SDRAMTimingDiagram”（SDRAM时序图），原文位于：/Products/Semiconductor/DRAM/TechnicalInfo/sdram_timing_diagram_20040205.pdfII.“K4S643232H-TC/L60原文位于：4Banksx512Kx32BitSynchronousDRAM”（本设计使用的SDRAM芯片手册），/Products/Semiconductor/DRAM/SDRAM/SDRAMcomponent/64Mbit/K4S643232H/ds_k4s643232h_13.pdf，所有时间参数以该手册上速度为“－10”的数据为准（速度最慢者）。因此如果时间参数为“20ns”，就相当于2个时钟周期。说明：本中文的页码和原英文对应的页码内容相对应。目录：A.用于模式编程的模式寄存器域表（MODEREGISTERFIELDTABLETOPROGRAMMODES）―――2B.上电命令序C.突发操作BURSTSEQUENCE）－D.器件操作DEVICEOPERATIONS―――――――――――――4器件ADDRESSINPUTS）――――――――4时钟(CLK)―――――――――――――――――――――6时钟使能（CKE）――――――――――――――――――6空操作（NOP）和器件―――――――――――――6DQM操作（DQMOPERATION）―――――――――――7模式寄存器设置(MRS)――――――――――――――――7体激活（BANKACTIVATE）――――――――――――――7列（POWERUPSEQUENCE）―――――――――2顺序（――――――――――3地址线分配（未选中突发读（BURSTREAD）―――――――――――――――7突发写操作（BURSTWRITE）――――――――――――8对所有预充电（PRECHARGE）―――――――――――――――8自动预充电（AUTOPRECHARGE）――――――――――8自动刷新（AUTOREFRESH）―――――――――――――8自我刷新（SELFREFRESH）―――――――――――――9ALLBANKSPRECHARGE―――――8体进行预充电（说明：“CL”或称“CASLatency”指发出读命令和数据出现在总线上的延时，一般为2或者3个时钟周期，该参数可以通过MRS命令来设置。1三星公司SDRAM器件操作手册中英文对照版本A.用于模式编程的模式寄存器域表（MODEREGISTERFIELDTABLETOPROGRAMMODES）说明:1.如果A9在MRS周期为高电平，"BurstReadSingleBitWrite（突发读单比特写）"功能将允许.应保持为"0".2.“RFU”在MRS周期B.上电1.在VDD和VDDQ上同时加电，2.维持CKE="H",DQM="H",其他引脚为3.维持稳定的电稳定的时钟和NOP输入至少200us4.对所有存储体执行“预充电”命令5.执行2个或者更多的“自动刷新”命令6.执行“MRS”命令，第4和第5项的操作顺序（POWERUPSEQUENCE）并启动时钟“空操作（NOP）”状态。源，以初始化模式寄存器。其中，顺序可颠倒。现在，器件可以开始正常操作了。译注：DQM信号在上电时一定为“H”码？2三星公司SDRAM器件操作手册中英文对照版本C.突发操作顺序（BURSTSEQUENCE）突发操作中，可以设置为顺序方式（Sequential），也可是设置为间隔模式（Interleave），由模式寄“A3”位值决定，则操作时地跳跃的，下表1，2表示了地址的存器中的在顺序方式中，操作按地址的顺序连续执行，如果间隔模式，址是变化情况。3三星公司SDRAM器件操作手册中英文对照版本D.器件操作16Mb器件地址线体选地址址(BA)该存储体由524,288wordsx32bits存储阵列的4个独立存储体组成，BA0～BA1信号在RAS和CAS有效时被锁存，用以选择需要操作的存储体，体选择BA0～BA1在体激活，读写操作，写操作，字长＝16情况该SDRAM器件由524,288字x16比特的模式寄存器设置和预充电操作时被锁存。BA信号在RAS和CAS有效时被锁地址输入(A0~A11)2个存储体组成，存，用以选择需要操作的存储体，体选择BA在体字长＝4激活，读写操作，写操作，模式寄存器设置和预逻辑上共需要22位地址线，个字单元，22位地址复用在12根物理地址上（A0行地址和RAS，BA0,BA1在激来寻址4,194,304充电操作时被锁存。地址输入(A0~A10/AP)16情况19位地址线，19位地址11根物理地址上（A0~A10/AP），11比特同RAS和BA一起在激活命令时被锁存，8根列地址同CAS,WE,BA一起字长＝~A11），12比特活命令时被锁存，10位列地址同逻辑上共需要来寻址524,288CAS,WE,BA0,BA1一起在读或者写命令期间被个字单元，复用在锁存。行地址字长＝8在读或者写命令期间被锁存。逻辑上共需要21位地址线，21位地址12根物理地址上（A0~A11），12比特行地址和RAS，BA0,BA1在激活9位列地址同CAS,WE,BA0,BA1来寻址2,097,152个字64Mb器件地址体选地址(BA0~BA1)字长＝4情况单元，复用在命令时被锁存，一起在读或者写命令期间被锁存。该存储体由4,194,304wordsx4bits存储4个独立存储体组成，BA0～BA1信号在RAS和CAS有效时被锁存，用以选择需要操作的存储阵列的字长＝16体，体选择BA0～BA1在体激活，读写操作，写逻辑上共需要20位地址线，20位地址12根物理地址上（A0~A11），12比特行地址和RAS，BA0,BA1在激活8位列地址同CAS,WE,BA0,BA1来寻址1,048,576个字操作，模式寄存器设置和预充电操作时被锁存。单元，复用在字长＝8情况该存储体由2,097,152wordsx8bits存储阵命令时被锁存，一起在读或者写命令期间被锁存。列的4个独立存储体组成，BA0～BA1信号在RAS和CAS有效时被锁存，用以选择需要操作的存储地址输入(A0~A10)体，体选择BA0～BA1在体激活，读写操作，写字长＝32操作，模式寄存器设置和预充电操作时被锁存。逻辑上共需要19位地址线，19位地址11根物理地址上（A0~该存储体由1,048,576wordsx16bits存储A11），11比特行地址和RAS，BA0,BA1在激活8位列地址同CAS,WE,BA0,BA1来寻址524,288个字单元，复用在字长＝16情况阵命令时被锁存，列的4个独立存储体组成，BA0～BA1信号在RAS一起在读或者写命令期间被锁存。和CAS有效时被锁存，用以选择需要操作的存储体，体选择BA0～BA1在体激活，读写操作，写操作，模式寄存器设置和预充电操作时被锁存。64Mb器件地址(续前)体选地址(BA0~BA1)字长＝32情况4三星公司SDRAM器件操作手册中英文对照版本D:器件操作（续前）128Mb器件地址体选地址(BA0~BA1)字长＝4情况体选地址(BA0~BA1)字长＝4情况该存储体由16,777,216wordsx4bits存储阵列的4个独立存储体组成，BA0～BA1信号在RAS该存储体由8,388,608wordsx4bits存储阵列和CAS有效时被锁存，用以选择需要操作的存储的4个独立存储体组成，BA0～BA1信号在RAS和体，体选择BA0～BA1在体激活，读写操作，写CAS有效时被锁存，用以选择需要操作的存储体，操作，模式寄存器设置和预充电操作时被锁存体选择BA0～BA1在体激活，读写操作，写操作，字长＝8情况8,388,608wordsx8bits存储阵列的4个独立存储体组成，BA0～BA1信号在RAS和4,194,304wordsx8bits存储阵列CAS有效时被锁存，用以选择需要操作的存储体，的4个独立存储体组成，BA0～BA1信号在RAS和体选择BA0～BA1在体激活，读写操作，写操作，CAS有效时被锁存，用以选择需要操作的存储体，模式寄存器设置和预充电操作时被锁存体选择BA0～BA1在体激活，读写操作，写操作，字长＝16情况该存储体由4,194,304wordsx16bits存储阵。模式寄存器设置和预充电操作时被锁存。该存储体由字长＝8情况该存储体由。模式寄存器设置和预充电操作时被锁存。字长＝16情况列的4个独立存储体组成，BA0～BA1信号在RAS该存储体由2,097,152wordsx16bitsmemory和CAS有效时被锁存，用以选择需要操作的存储存储阵列的4个独立存储体组成，BA0～BA1信号体，体选择BA0～BA1在体激活，读写操作，写在RAS和CAS有效时被锁存，用以选择需要操作操作，模式寄存器设置和预充电操作时被锁存的存储体，体选择BA0～BA1在体激活，读写操地址输入(A0~A12)。作，写操作，模式寄存器设置和预充电操作时被字长＝4锁存。逻辑上共需要16,777,216个字24位地址上（A0~A11），13比特行地址和RAS，BA0,BA1在激活11位列地址上（A0CAS,WE,BA0,BA1一起在读24位地址线，来寻址地址输入(A0~A11)字长＝4逻辑上共需要23位地址单元，复用在13根物理地址线，来寻址8,388,608命令时被锁存，同个字单元，22位地址12根物理地址复用在或者写命令期间被~A11），12比特行地址和RAS，BA0,BA1在激锁存。活命令时被锁存，11位列地址同字长＝8CAS,WE,BA0,BA1一起在读或者写命令期间被逻辑上共需要23位地址来寻址8,388,608线，锁存。个字单元，23位地址复用在13根物理地址上（A0字长＝8~A11），13比特行地址和RAS，BA0,BA1在激逻辑上共需要22位地址线，来寻址4,194,304活命令时被锁存，10位列地址同个字单元，22位地址12根物理地址上（A0CAS,WE,BA0,BA1一起在读或者写命令期间被复用在~A11），12比特行地址和RAS，BA0,BA1在激锁存。活命令时被锁存，10位列地址同字长＝16CAS,WE,BA0,BA1一起在读或者写命令期间被逻辑上共需要22位地址~A11），13比特行地址和RAS，BA0,BA1在激活命令时被锁存，9位列地址同上（A0CAS,WE,BA0,BA1一起在读12比特行地址和RAS，BA0,BA1在激锁存活命令时被锁存，9位列地址同CAS,WE,BA0,BA1一起在读22位地址来寻址4,194,304个字单元，复用在13根物理地址上（A0线，锁存。字长＝16逻辑上共需要21位地址线，来寻址2,097,15221位地址12根物理地址~A11），个字单元，复用在或者写命令期间被。或者写命令期间被锁存。256Mb器件地址5三星公司SDRAM器件操作手册中英文对照版本D:器件操作（续前）512Mb器件地址体选地址(BA0~BA1)字长＝4情况时钟(CLK)时钟输入是所有SDRAM操作的基准信号，所有操作应和时钟信号的上升沿同步，时钟信号必须在VIL和VIH之间单调变化，在CKE为高时，该存储体由33,554,432wordsx4bits存储阵所有输入信号必须在时钟信号上升沿前后具有列的4个独立存储体组成，BA0～BA1信号在RAS合理的建立和保持时间，这样才能达到较好的Q和CAS有效时被锁存，用以选择需要操作的存储体，体选择BA0～BA1在体激活，读写操作，写操作，模式寄存器设置和预充电操作时被锁存。性能和ICC规格参数。时钟使能（CKE）字长＝8情况时钟使能(CKE)是时钟信号的门禁信号，如果如果CKE信号和时钟信号同步变低（建立和保持时间和其他引脚是相同的），内部时钟将在下个时钟周期开始进入悬停，只要CKE一直为低，输出状态和突发操作地址将一致处于冻结状态。在CKE变低后的下个时钟开始，所有其他输入也将被忽略。但各个存储体在空闲状态时，如果CKE变低，则SDRAM在下个时钟会进入调电状态，并且这种状态在CKE为低时会一直保持。该存储体由16,777,216wordsx8bits存储阵列的4个独立存储体组成，BA0～BA1信号在RAS和CAS有效时被锁存，用以选择需要操作的存储体，体选择BA0～BA1在体激活，读写操作，写操作，模式寄存器设置和预充电操作时被锁存。字长＝16情况该存储体由8,388,608wordsx16bits存储阵列的4个独立存储体组成，BA0～BA1信号在RAS和CAS有效时被锁存，用以选择需要操作的存储体，体选择BA0～BA1在体激活，读写操作，写操作，模式寄存器设置和预充电操作时被锁存。当CKE变高，并且至少"1CLK+tSS"后，SDRAM进入激活状态，开始接受各个输入命令。空操作（NOP）和器件未选中地址输入(A0~A12)字长＝4当RAS,CAS和WE为高时，SDRAM执行空操作(NOP)，NOP不启动任何新的操作，但是对于那些需要一个时钟周期以上的操作，例如激活，突发读，自动刷新等，仍然可以继续完成。器件未选中也同空操作一样，这可以通过将CS设置为高来实现。CS为高时，禁止命令译码，因此，CAS,RAS,WE和所有的地址输入均被忽略。逻辑上共需要25位地址线，来寻址33,554,432个字单元，25位地址复用在13根物理地址上（A0~A11），13比特行地址和RAS，BA0,BA1在激活命令时被锁存，12位列地址同CAS,WE,BA0,BA1一起在读或者写命令期间被锁存。字长＝8译注：空操作可以通过2种方式实现，一是设置RAS,CAS和WE＝’H’,二是CS=’H’.逻辑上共需要24位地址线，来寻址16,777,216个字单元，24位地址复用在13根物理地址上（A0~A11），13比特行地址和RAS，BA0,BA1在激活命令时被锁存，11位列地址同CAS,WE,BA0,BA1一起在读或者写命令期间被锁存。字长＝16逻辑上共需要23位地址线，来寻址8,388,608个字单元，23位地址复用在13根物理地址上（A0~A11），13比特行地址和RAS，BA0,BA1在激活命令时被锁存，10位列地址同CAS,WE,BA0,BA1一起在读或者写命令期间被锁存。6三星公司SDRAM器件操作手册中英文对照版本D.器件操作（续前）体激活（BANKACTIVATE）DQM操作（DQMOPERATION）DQM用于屏蔽输入和输出操作，该信号的作用在读期间和OE信号类似，在写操作器件禁止写体激活命令用于选择一个空闲存储体中的任意一行，该命令通过RAS和CS上施加低电平，和希望的行和体地址来启动，读和写命令应入。从DQM信号有效到读出数据被屏蔽的延时为在体激活后至少延时tRCD后出现，tRCD是2个时钟周期，写操作延时为零。DQM操作应和SDRAM的内部定时参数，因此依赖于时钟频率，时钟信号同步，DQM操作对于带有读操作或者预该延时的最小时钟数可通过tRCD除以时钟周期充电操作的突发写操作的中断是很重要的。由于得到。计算时向上舍入（例如，商为5.3,得到6内部写操作的异步特性，DQM操作可以避免不需为结果）。要的写操作，或者在不需要整的突发写操作时，达到部分写功能。请参考DQM时序图SDRAM在同一个芯片内有4个存储体，共享内部电路以减小芯片面积，因此不能4个存储体同时处于激活状态，此外，由于每个存储体（电路）在sensing期间产生的噪声较高，要求一些电源消耗以恢复（recover）原来状态，这样另外一个存储体才能可靠被sensing.2个不同存储体激活的最小时间差由tRRD参数规定。相应折算为时钟数的计算方法同上。模式寄存器设置(MRS)模式寄存器保存着控制SDRAM的各种操作模式的数据，可对CAS延时，突发类型，突发长度，测试模式和芯片生产商规定的各种特殊参数进行编程，从而使SDRAM能满各足种不同应用。模式寄存器没有缺省值，因此在上电时必须进行设置，模式寄存器写入时，CS,RAS,CAS和WE应为“L”（SDRAM应处于激活状态，CKE信号应此之前为”H”），在和以上信号有效的同个时钟周期，A0~An和BA0~BA1等地址线的状态被写入模式寄存器。和存储体激活相关的另外一个时间参数是tRAS(min),该时间参数是被激活的存储体在启动sensing和restoring动态存储单元的完整一行之间的时间，对于每个存储体来说，激活命令必须在预充电命令前的tRAS时间执行，任何存储体处于激活状态的最大时间由tRAS(max)时间决定。tRAS时间参数折算为时钟数的计算方法同上。模式寄存器写入完成需要2个时钟周期，只要所有的存储体处于空闲状态，模式寄存器的数值也可以被随时改变。译注：1)如果一个存储体处于激活状态，不加预充电命令的话，会在tRAS(max)时间内一直保持为激活状态，例如，对于HY57V644220CT-6芯片，其tRAS(max)值等模式寄存器被划分为不同的域，有不同作用，突发操作长度使用A0~A2,突发类型使用A3,CAS延时(从列地址发出开始到数据读出的延时)使用A4~A6，生产商选择或者测试模式使用A7~A8,A10/AP~An和BA0~BA1，写突发长度使用A9,在常规SDRAM操作时，A7~A8,A10/AP~An和BA0~BA1必须设置为“L”，关于各种突发长度，突发类型和CAS延时的具体数值请参考规格参数表。于100Kns,即100us.大于象素行周期（20us）.换句话说，在100us后，存储体才能变成空闲状态。（折算为16667）CLK2)预充电命令必须在激活命令发出后，至少延时tRAS(min)时间发出，例如，对于HY57V644220CT-6芯片，其tRAS(max)值等于42ns.(8CLK)3)存储体是如何从“激活”状态变成“空闲”状态的，那些命令会使得存储体变为“空闲”状态？4)如果2个存储体不能同时处于“激活”状态，应如何使不操作的存储体变成“空闲”状态？突发读（BURSTREAD）突发读操作用于在一个连续时钟周期内从被激活的行中访问数据。突发读命令通过在同一时钟上升延在CS,CAS施加低电平，在WE上施加高电平来产生，在突发读命令发出前，存储体必须至少激活tRCD(min)时间,首个数据输出在突发读命令后，并延时CASlatency个时钟数后出现，突发操作长度，突发顺序，和延时由可编程的模式寄存器决定。7三星公司SDRAM器件操作手册中英文对照版本D.器件操作（续前）空闲状态。突发读操作可以在激活行的任何列地址上开始。如果开始地址不在列边界位置，那么，读译注：1)此段中的tRAS(min)时间是预充电命令和那个命令出地址将会以起始地址回绕产生，这样在每个I/O之间的时间差？是存储体激活命令码？如是，上文的输出字节数等于在模式寄存器中设置的突发长度。在突发读结束后，输出变成“高阻”状态，除非为了保持数据的不间断输出，有新的突发读说过，存储体不能同时处于激活状态，激活命令应如何发出？命令被启动。突发读可以被针对相同或者不相同预充电（PRECHARGE）激活存储体的另一个突发读、或者突发写所中预充电命令通过在CS,RAS,WE和A10/AP止，也可以被针对相同存储体的预充电命令所中上施加低电平，在BA0~BA1上施加需要充电的止。此外，也可以用突发停止命令来中止突发读体选地址来产生，预充电命令可以在体激活命令操作，突发停止命令在突发长度中的任意时刻发发出后，并至少延时tRAS(min)后的任意时间发出均有是效的，出。tRP是完成预充电操作的最小时间，要注意的，是在预充电命令发出前，突发写操作应该完成，或者使用DQM信号来禁止突发写入操作。译注：1)那些地址单元是地址边界？上文中黑体字的含义？任何存储体处于激活状态的最大时间由即为边界tRAS(max)决定，因此，每个激活的存储体在预充电结束时，就进入空闲状态，准备被再次激活。才可进入掉自动刷新，自我刷新和模式寄存器设置等状是最后2位或者3位地址均为0码的地址吗？2)如果不在边界读操作，那么，读出的地址单元是否不是单调递增的。例如从“01”开始，读出4个字节，只有所有存储体处于空闲状态时，电，读出的地址不是“01,02,03,04”，而是“01,02,03,00”。其中最后一个地址“00”实际在态。初始地址“01”之前。自动预充电（预充电操作也可以通过“自动预充电”来执行，SDRAM的内部所产生的定时来满足可编程应的不同的tRAS(min)和"tRP"时间要求，以及“CASlatency”的时间要AUTOPRECHARGE）突发写操作（BURSTWRITE）突发写操作命令同突发读操作类似，用于在连续时钟周期内将数据写入SDRAM中相邻地址的突发长度所对中，相邻地址由突发长度和突发操作类型（顺序还是间隔）决定。突发写命令通过在CS,CAS和WE上施加低电平，以求。自动预充电命令可在读或者写操作命令的同及有效的列地址来启动，时发出（将A10/AP设置成高电平）。如果突发读或者写操作时，将A10/AP设置为高电平，存储体会一直处于激活状态，直到一个新命令执行。一首个写入的数据应在写命令发出的同一时钟输入。在达到写入的突发长度后，输入缓冲器被关闭，这样，内部的写操作也能被突发读、用于阻塞数据输信号、或者另一个突发仍然能够完成。突发写但自动预充电命令给出，在能对该存储体发出新的命令。该存储体变为空闲状操作入的DQM所结束，无论后者译注：已激活存储体。突发停态前，不写操作针是对相同的或者不同的止命令可在突发长度中的任意时刻发出，为了阻1)黑体字部分中的2句叙述自相矛盾。对于带有自动预充电的读写命令发出后，何时才能发出新的命令呢？塞输入数据，突发来中止，在最后一个数据写入激活的行后的tRDL时间，存储体会禁止输写操作也可以使用DQM信号自动刷新（AUTOREFRESH）入（？），关于DQM用法64Mb,128Mb和256Mb容量的SDRAM器件存储单元需要每64ms刷新一次以维持数据，请参考DQM操作一节。一个自动刷新周期完成一行存储单元的刷新，部计数器在每个刷新周期完成后会自动增加，以完成所有行的刷新操作。自动刷新命令通过在CS、RAS、CAS上施加低电平，在CKE和WE.电平，在A10/AP上施加高电平产生，同时，所上施加高电平产生，自动刷新命令只能在2个存储体空闲状态发出，并且器件也不处于掉电工作模式（CKE信号在前一个时钟周期也为高电平）。内对所有体进行预充电（ALLBANKSPRECHARGE）通过使用“Prechargeall”命令可对所有存储体同时进行预充电，该命令在CS,RAS,WE施加低有存储体必须满足tRAS(mi