基本组合逻辑电路的设计EDA

电工与电子技术实验基本组合逻辑电路设计2006-6-51温馨提示实验前请将仪器盖布轻手拿起，折叠好收入实验台的抽屉。与实验无关的物品不要放在实验台上，请放在实验台下柜子里。本室为EDA教学实验室，仅为EDA实验教学使用，不作他用。不要随意搬动、拔插或拆装设备、更改计算机的配置及增删软件，禁止恶意攻击系统或散布病毒。实验过程中，不要带电插拔JTAG插头的连接电缆，电路板及其他连接线，如需操作，必须先关闭电源。不要擅自拆卸各模块电路板，不要用手触摸下载版，以防人体静电造成意外损坏器件。实验完成后，先退出QuartusII界面，关闭电脑主机及显示器电源，将EDA设备用仪器盖布盖好，填写仪器设备使用登记簿，整理坐凳，带齐所有个人物品离开实验室。2006-6-52基本介绍EDA(ElectronicDesignAutomation)电子设计自动化硬件描绘语言软件开发工具（实验34基本组合逻辑电路设计2006-6-54一、实验目的熟悉QuartusⅡ软件基本使用方法；掌握电路的基本设计方法；掌握电路的基本仿真方法；掌握电路的基本下载方法。用原理图法实现半加器。

三、实验设备

计算机、KH-31001主机、KH-33001下载板四、实验原理加法器--实现两个二进制数相加功能的电路一位加法器--实现两个一位二进制数相加的电路半加--只考虑本位两个一位二进制数相加，而不考虑低位的进位半加器--实现半加功能的电路

半加器的逻辑图

半加器的真值表ABSC0011010101100001半加器的函数表达式：A和B分别表示两个相加的一位二进制数，S是本位和，C是本位向高位的进位。设计、仿真和下载基本组合逻辑电路半加器。五、实验步骤1.在E盘新建文件夹并取名，例如MY_HALFADD，路径为E：\EDA\MY_HALFADD。输入项目目录（E:\）、项目名称（MY_HALFADD）和顶层实体（MY_HALFADD）。点击“Next”任何一项设计都是一项工程（Project），因此设计前都必须首先为此工程建立一个文件夹，对于每个新建的项目，最好建立一个单独的文件夹，将与此工程有关的所有文件均放置在此文件夹中。2．生成原理图文件①运行QuartusⅡ软件；在QuartusⅡ管理器界面中选择File\New菜单，出现New对话框。模块编辑器②调用库元件和输入/输出端口在电路图编辑窗口任意空白处双击鼠标左键，弹出Symbol元件符号选择窗在Name中输入and2出现与门，如图4所示，点击OK按钮，在电路编辑窗口适当位置单击鼠标左键，放置与门。同样输入xor将异或门加入图中；输入input、output加入输入输出分别在input、output引脚的pin_name处双击鼠标左键，进入编辑状态，键入引脚名A、B、S、C，按回车键。③连线端口与端口的连接：鼠标指向所需连接的端口处，当鼠标的指示符变为十字形时，按住鼠标左键并移动鼠标至另一端口处，松开鼠标左键。端口与连线的连接：鼠标指向所需连接的端口处，当鼠标的指示符变为十字形时，按住鼠标左键并移动鼠标至连线处，松开鼠标左键。

④保存文件单击File\Saveas，双击鼠标左键选择文件夹E：\EDA\MY_HALFADD，将设计好的图文件取名，例如halfadd.gdf，将文件保存在E：\EDA\MY_HALFADD中。3．建立当前工程项目文件保存电路图文件时，弹出图8所示窗口询问是否为所保存的文件新建工程，选择[是（Y）]按钮，出现图10所示新建工程项目向导NewProjectWizard对话框。选择目标器件系列ACEX1K、目标器件封装形式（any）、引脚数目(208)和速度级别(3)点击Finish按钮后，窗口左上角显示出所设文件的路径，这点特别重要