第11、12章 门电路和组合逻辑电路、触发器和时序逻辑电路

电工电子技术第11章组合逻辑电路11.2逻辑门电路11.3逻辑函数和化简方法11.4组合逻辑电路分析和设计11.1数字电路基础：本章要求1234会用逻辑代数的基本运算法则化简逻辑函数；掌握数字信号的基本概念，数制及其转换；掌握基本门电路的逻辑功能；逻辑符号；真值表和逻辑表达式；重、难点会分析和设计简单的组合逻辑电路。重、难点数字电路基础主要内容：重难点：11.1数字电路基础数字电路常用术语；常用数制及数制间转换；常用编码数制间转换11.1数字电路基础一、基本概念随时间连续变化的信号，如正弦波信号等1、模拟电路模拟信号时间、幅值连续变化正弦波信号tut三角波信号时间、幅值连续变化模拟信号数字信号电子电路中的信号处理模拟信号的电路，注重研究信号间的大小及相位关系。11.1数字电路基础处理数字信号的电路，注重研究信号间的逻辑关系。时间和幅度都是离散的信号，如矩形波信号等2、数字电路数字信号tu时间、幅值离散时间、幅值离散尖顶波矩形波t11.1数字电路基础二、数字电路的特点（1）抗干扰能力强，精度高。（2）电路结构简单，通用性强。（3）良好的保密性能。数字测速系统11.1数字电路基础指持续时间相对周期短得多的信号，常用矩形波A0.9A0.5A0.1AtptrtfT实际的矩形波脉冲幅度

A脉冲宽度

tp

脉冲上升沿tr

脉冲下降沿tf

脉冲周期

T脉冲信号的主要参数:脉冲频率

f三、脉冲信号11.1数字电路基础数字电路中的两种脉冲信号跃变后的电位比跃变前高0V3V（-3V）（0V）跃变后的电位比跃变前低0V-3V（3V）（0V）正脉冲负脉冲11.1数字电路基础脉冲信号的特点便于处理和储存，且具有较强的抗干扰能力和较高准确性数字电路中通常将脉冲信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。通常规定高电平为“1”，低电平为“0”通常规定TTL逻辑电路高电平：2.4V<U<5V，低电平：0V<U<0.8V；而CMOS逻辑电路高电平：4.99V<U<5V，低电平：0V<U＜0.01V。1UCC高电平0V低电平011.1数字电路基础数码数制数字信号通常都是用数码形式给出的。不同的数码既可以用来表示不同数量的大小，又可以用来表示不同的事物。计数进位制称为数制，比如“十进制”、“二进制”、

“八进制”、

“十六进制”“。四、数制11.1数字电路基础常用数制二进制Binary十进制Decimal八进制Oxadecimal十六进制Hexadecimal数码：0、1位权：2n逢二进一数码：0~9位权：10n逢十进一数码：0~7位权：8n逢八进一数码：0~F位权：16n逢十六进一11.1数字电路基础几种进制的对应关系对照表11.1数字电路基础常用数制及其相互转换各进制与其他进制的相互转换-以二进制为例按权展开相加求和整数部分求商取余倒排小数部分求积取整顺排二进制十进制等二进制与其他进制的相互转换11.1数字电路基础例

二进制转换为十进制按权展开相加求和十进制转换为二进制求商取余倒排(185)D=(？)B用二除十进制数，余数是二进制数的第0（K0

），然后依次用二除所得的商，余数依次是第一位（K1

）、第二位（K2

）、……。1（110110）B==(54)D012320212120+

++

45221+

+11.1数字电路基础2185

余1

K0922

余0

K1462

余0

K2232

余1

K522

余0

K61转换过程：(185)D=(10111001)B高位低位2

余1

K3112

余1

K452

余1

K7011.1数字电路基础例十六进制转换为十进制按权展开相加求和二进制转换为八进制（AD5.E）16=162×A+161×D+160×5+16-1×E=162×10+161×13+160×5+16-1×E=(2773.875)10

将(111010111101.101)2转换为八进制数?

(111010111101.101)2=(7275.5)8

例(111010111101.101)27275511.1数字电路基础二进制转换为十六进制将(111010111101.101)2转换为十六进制数?

(111010111101.101)2=(EBD.A)16

例十六进制转换为二进制例将十六进制数(1C9.2F)16转换为二进制数

(1C9.2F)16=(000111001001.00101111)2(111010111101.1010)2EBDA补足4位(1C9.2F)16(000111001001.00101111)211.1数字电路基础数字系统中,采用二—十进制，简称BCD码，既具有二进制数的形式，又具有十进制数的特点。最常用的是8421BCD码，5421码和2421码二—十进制编码-BCD码几种常用BCD码的对应关系11.1数字电路基础BCD码—BinaryCodedDecimal00000001100010010100110100110010010111008421BCD码十进制数2103765894二—十进制编码-BCD码11.1数字电路基础小结常用数制数制之间的转换常用术语BCD编码一节一练将十进制数98.625转化为二进制数，十六进制数？练习题逻辑门电路主要内容：重难点：11.2逻辑门电路逻辑代数基本概念；三种基本逻辑运算和基本门；组合逻辑运算和组合门基本门和组合门的逻辑功能和逻辑符号11.2逻辑门电路逻辑变量表示逻辑事件的变量，对立的逻辑状态取值0和1逻辑运算按照因果关系进行运算逻辑事件逻辑门电路概述表示两种相互对立的逻辑状态的事件逻辑门电路实现输入条件和输出结果之间逻辑关系的电路11.2逻辑门电路门电路的输入和输出之间存在一定的逻辑关系(因果关系)，因此，门电路是用以实现逻辑关系的电子电路基本逻辑关系为“与”、“或”、“非”三种。门电路主要有：与门、或门、非门、与非门、或非门、异或门等。逻辑门电路是数字电路中最基本的逻辑元件。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路概述11.2逻辑门电路

基本逻辑门电路（1）“与”逻辑只有决定事件结果的全部条件同时具备时，结果才发生。1表示开关闭合，灯亮，0

表示开关断开，灯不亮与逻辑状态表220V+-AB1、与逻辑和与门ABY

000

010100111与运算表达式：Ｙ＝Ａ•Ｂ有“0”出“0”；全“1”出“1”。结论11.2逻辑门电路

1.电路0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V0V3V00000010101011001000011001001111ABYC“与”门逻辑状态表2.工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y

为“0”。（2）二极管“与”门电路11.2逻辑门电路（2）二极管“与”门电路3.逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表Y=ABC逻辑表达式：

11.2逻辑门电路2、或逻辑和或门决定事件结果的诸条件中只要有任何一个满足，结果就会发生。或逻辑状态表1表示开关闭合，灯亮，0表示开关断开，灯不亮BY220VA+-（1）“或”逻辑ABY000011101111或运算表达式：Ｙ＝Ａ+Ｂ有“1”出“1”；全“0”出“0”。结论11.2逻辑门电路（2）二极管“或”门电路0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V2.工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y

为“1”。1.电路0V0V0V0V0V3V3V3V3V0V3V3V接地RDADCABYDBC11.2逻辑门电路3.逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC>100000011101111011001011101011111ABYC“或”门逻辑状态表11.2逻辑门电路（1）“非”逻辑3、非逻辑和非门只要条件具备了，结果就不会发生；而条件不具备时，结果一定发生。1

表示开关闭合，灯亮0

表示开关断开，灯不亮

AY0110非逻辑状态表Y220VA+-R非逻辑运算表达式Y＝A′11.2逻辑门电路（2）晶体管“非”门电路+UCC-UBBARKRBRCYT10截止饱和逻辑表达式：Y=A“0”10“1”

1.电路“0”“1”AY“非”门逻辑状态表逻辑符号1AY有“0”出“1”，有“1”出“0”11.2逻辑门电路

组合逻辑门电路-----(1)“与非”组合门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：

1Y“非”门11.2逻辑门电路

组合逻辑门电路-----(2)“或非”组合门电路有“1”出“0”，全“0”出“1”1Y“非”门00010010101011001000011001001110ABYC“或非”门逻辑状态表“或”门ABC>1“或非”门YABC>1Y=A+B+C逻辑表达式：

11.2逻辑门电路

组合逻辑门电路-----(3)“与或非”组合门电路Y=A.B+C.D逻辑表达式：

&AB1Y“非”门“或”门>1&CD“与”门“与或非”门Y>1&AB&CD11.2逻辑门电路3、几种常用的组合逻辑门“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。Ｙ＝Ａ+Ｂ与非：条件A、B都具备，则F不发生。&ABF或非：条件A、B任一具备，则F不发生。1ABFY=AB11.2逻辑门电路异或：输入不同时，输出为“1”，输入相同时，输出为“0”同或：输入不同时，输出为“0”，输入相同时，输出为“1”=1AB=1ABF11.2逻辑门电路例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y211.2逻辑门电路小结基本逻辑运算和逻辑门常用组合逻辑运算和组合门门电路基本概念集成逻辑门电路主要内容：重难点：11.2集成逻辑门电路TTL与非门、CMOS或非门工作原理，主要参数和主要用途TTL与非门、CMOS或非门工作原理，主要参数11.2集成逻辑门电路集成逻辑门电路概述集成逻辑门电路广泛应用在实际电路中，具有体积小、可靠性高、速度快、价格便宜的特点。集成逻辑门电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全

部元件和连线。集成逻辑门电路分类按工艺类型MOS型（CMOS电路、NMOS电路、PMOS电路）、双极型（TTL电路、ECL电路等）、Bi-CMOS型；按输出结构互补输出/推拉式输出、OD输出/OC输出、三态门输出按逻辑功能与门、或门、非门等11.2集成逻辑门电路输入级中间级输出级1.电路多发射极三极管E2E3E1B等效电路CTTL“与非”门电路

VT5Y

R3R5AB

CR4R2R1

VT3

VT4VT2+5V

VT1B1C1360Ω750Ω100Ω360Ω3KΩ典型的TTL与非门电路由5只晶体管、5个电阻共10个元件组成多发射极晶体管VT1主要实现与功能，VT2实现非功能，VT3、VT4为复合管，与VT5组成功放输出级。11.2集成逻辑门电路

VT5Y

R3R5AB

CR4R2R1

VT3

VT4VT2+5V

VT1“1”(3.6V)(1)输入全为高电平“1”(3.6V)时2.工作原理4.3VVT2、VT5饱和导通钳位2.1VE结反偏“0”(0.3V)

负载电流（灌电流）输入全高“1”,输出为低“0”1V截止

11.2集成逻辑门电路

VT5YR3R5AB

CR4R2R1

VT3

VT4VT2+5V

VT12.工作原理1VVT2、VT5截止

负载电流（拉电流）(2)输入端有任一低电平“0”(0.3V)(0.3V)“1”“0”输入有低“0”输出为高“1”

流过E结的电流为正向电流5VVY

5-0.7-0.7

=3.6V11.2集成逻辑门电路有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：Y&ABC“与非”门11.2集成逻辑门电路TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。&+UC141312

11

10

9

8

123

4567地74LS00&&&74LS00组件含有两个输入端的与非门四个。+UC141312

11

10

9

8

123

4567地74LS20&&74LS20组件含有4个输入端的与非门二个。11.2集成逻辑门电路(1)电压传输特性：输出电压UO与输入电压UI的关系。CDE3、TTL“与非”门特性及参数电压传输特性测试电路01231234

UI/VUO/V&+5VUIUoVVAB约1.3V11.2集成逻辑门电路ABCDE(2)TTL“与非”门的参数电压传输特性典型值3.6V，

2.4V为合格典型值0.3V，

0.4V为合格输出高电平电压UOH输出低电平电压UOL输出高电平电压UOH和输出低电平电压UOLUO/V01231234Ui/V输入高电平UIH>2V,输入低电平UIL<0.8V11.2集成逻辑门电路(3)平均传输延迟时间tpd50%50%tpd1tpd2

TTL的tpd约在10ns~40ns，此值愈小愈好。输入波形ui输出波形uO11.2集成逻辑门电路

指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门NO

8。输入高电平电流IIH和输入低电平电流IIL

当某一输入端接高电平，其余输入端接低电平时，流入该输入端的电流，称为高电平输入电流IIH（

A）。

当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流IIL（mA）。(4)扇出系数NO11.2集成逻辑门电路

VT5Y

R3AB

CRCR2R1VT2+UCC

VT1+5V集电极开路TTL与非门(OC门)典型的TTL与非门不允许两个门的输出端互连，原因在于VT4、VT5组成的是推挽(拉)输出极。将TTL门所示电路中的VT3、VT4去掉，使VT5处于集电极开路状态，就构成OC门逻辑符号1.电路11.2集成逻辑门电路Y&A1B1C1&A2B2C2&A3B3C3RC+UCCY1Y2Y3（2）几个输出端直接相连(线与功能）2.OC门的特点：（1）输出端可直接驱动负载（与非功能）如：Y&CBAKA+24VKA~22011.2集成逻辑门电路当控制端为高电平“1”时，实现正常的“与非”逻辑关系

Y=A•B“1”控制端

VDE1.电路

VT5Y

R3R5AB

R4R2R1

VT3

VT4VT2+5V

VT1截止三态输出“与非”门（TS门）11.2集成逻辑门电路“0”控制端VDEVT5Y

R3R5AB

R4R2R1VT3VT4VT2+5VVT11.电路导通1V1V截止截止当控制端为低电平“0”时，输出Y处于开路状态，也称为高阻状态。11.2集成逻辑门电路&YEBA逻辑符号

0

高阻0

0

1

1

0

1

11

1

0

111

1

10

表示任意态三态输出“与非”状态表ABEY输出高阻功能表11.2集成逻辑门电路当控制端接一个反相器，实现低电平有效三态门三态输出“与非”门（TS门）

1

VDE

VT5Y

R3R5AB

R4R2R1

VT3

VT4VT2+5V

VT1(E)&YEBA逻辑符号11.2集成逻辑门电路三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号。“1”“0”“0”如图所示：总线&A1B1E1&A2B2E2&A3B3E3A1

B111.2集成逻辑门电路CMOS电路优点(1)静态功耗低（每门只有0.01mW,TTL每门10mW)(2)抗干扰能力强(3)扇出系数大(4)允许电源电压范围宽(3~18V)TTL电路优点(1)速度快(2)抗干扰能力强(3)带负载能力强CMOS“非”门电路11.2集成逻辑门电路1.电路结构DSGSDG+UDDAYT1T2PMOS管NMOS管CMOS管负载管驱动管(互补对称管)A=“1”时，T1导通，

T2截止，Y=“0”A=“0”时，T1截止，

T2导通，Y=“1”Y=ACMOS“非”门电路11.2集成逻辑门电路(1)对与逻辑（与门、与非门电路），多余端接高电平。门电路多余输入端处理(2)对或逻辑（或门、或非门电路）多余端接低高电平。不允许多余端悬空Y&+UccBCR2Y&BC+UccY&BCYABC>1YBC>111.2集成逻辑门电路小结

1、

TTL与非门工作原理，主要参数和主要用途2、CMOS或非门工作原理，主要参数和主要用途思考为什么集成TTL与非门，CMOS门电路能广泛应用？逻辑函数和化简方法主要内容：重难点：11.3逻辑函数和化简方法逻辑代数运算法则，逻辑函数及其表示方法；各表示方法间相互转换；逻辑函数化简理解逻辑代数运算法则运用，各表示方法间如何相互转换；公式法化简11.3逻辑函数和化简方法1、数字电路的分析工具—逻辑代数基本概念逻辑逻辑代数是一种用于描述客观事物逻辑关系的数学方法，由英国科学家乔治·布尔(George·Boole)提出，因而又称布尔代数。逻辑代数二值逻辑科学家精神11.3逻辑函数和化简方法逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。逻辑代数运算法则逻辑代数基本运算法则：逻辑与、逻辑或、逻辑非。11.3逻辑函数和化简方法序号名称恒等式逻辑运算基本法则和定律逻辑代数运算法则1234567890—1律交换律结合律分配律互补律吸收律重叠律反演律对合律11.3逻辑函数和化简方法1.常量与变量的关系2.逻辑代数的基本运算法则自等律0-1律重叠律交换律逻辑代数运算法则11.3逻辑函数和化简方法普通代数不适用！证:结合律分配律A+1=1AA=A.逻辑代数运算法则11.3逻辑函数和化简方法110011111100反演律列状态表证明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A对偶式11.3逻辑函数和化简方法证明：A+AB=A（3）（4）对偶式（5）（6）对偶式将某逻辑表达式中的与(•)换成或(+)，或(+)换成与(•)，所有的1换成0，所有的0换成1，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。11.3逻辑函数和化简方法小结11.3逻辑函数和化简方法一、逻辑函数及其表示方法逻辑函数：输出与输入之间的逻辑关系用函数形式来表示y=f(A,B)。用表格形式表示输入与输出的逻辑关系真值表用表达式形式表示输入与输出的逻辑关系逻辑表达式用图形符号描述输入与输出的逻辑关系逻辑图12311.3逻辑函数和化简方法输入变量：A、B、C

代表三个传感器输出变量：Y若以1表示传感器报警信号,

0表示传感器无报警信号；1表示火灾报警，0表示无火灾报警，则A，B，C

的不同取值，对应Y的不同取值。

某一火灾报警电路由A、B、C三个传感器组成，当其中任意两个或两个以上的传感器有报警信号时，报警电路发出声光报警，试列出逻辑状态表、写出逻辑函数式，并设计出逻辑电路图。例题[解]11.3逻辑函数和化简方法

1.列逻辑状态表用输入、输出变量的逻辑状态（“1”或“0”）以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态

0000

A

B

C

Y001001000111100010111101111111.3逻辑函数和化简方法各组合“或”关系

2.逻辑式反之，由逻辑式列出状态表

0000

A

B

C

Y00100100011

11000101111011111Y=ABC+ABC+ABC+ABC取Y=“1”(或Y=“0”)列逻辑式取Y=“1”对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A

)。在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系11.3逻辑函数和化简方法

3.逻辑图Y=ABC+ABC+ABC+ABCYCBA&&&&&&&>1CBA将逻辑函数中各变量之间的与、或、非等逻辑关系用图形符号表示出来。11.3逻辑函数和化简方法二、逻辑函数表达形式的相互转换（1）由逻辑状态表转换到逻辑表达式ABCBACCBABCAY=+++ACBY0000100010111001101011110000111111.3逻辑函数和化简方法（2）由逻辑表达式转换到逻辑状态表ABY001001110110ABBA

Y=+11.3逻辑函数和化简方法（3）逻辑表达式到逻辑图的转换方法：将逻辑运算符号转换成图形符号例题ABCY11.3逻辑函数和化简方法（4）逻辑图到逻辑表达式的转换方法：将图形符号转换成逻辑运算符号整理，得：ABY11.3逻辑函数和化简方法三、逻辑函数化简化简目的：经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。变换目的：可用不同的门电路实现相同的逻辑功能。化简方法公式法卡诺图法变换方法还原律反演律11.3逻辑函数和化简方法（1）并项法例1：化简（2）配项法例2：化简11.3逻辑函数和化简方法（3）加项法（4）吸收法例3：化简吸收例4：化简11.3逻辑函数和化简方法例5：化简吸收吸收吸收吸收练习题试用吸收法化简逻辑函数式11.3逻辑函数和化简方法11.3逻辑函数和化简方法四、卡诺图化简法化简卡诺图：将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上相邻排列，从而获得的图形。利用公式法化简逻辑函数，需要熟练掌握和运用公式，目前尚无一套完整的方法，具有较大的局限性。利用卡诺图既可直观而方便地化简逻辑函数，又可克服公式化简法对最终化简结果难以确定的缺点。11.3逻辑函数和化简方法4个变量可组成16(24)个最小项,记作m0～m15。相邻项--只有一个变量取值不同的两个最小项。ABBAAB3个变量A、B、C可组成8(23)个最小项：最小项:在n变量逻辑函数中，每个变量都以原变量或反变量的形式出现，且仅出现一次组成的乘积项。

(2n)个最小项1、最小项11.3逻辑函数和化简方法练习题

写出逻辑函数式

的最小项表达式11.3逻辑函数和化简方法AB00011011m0m1m2m3AABBABBAABABAB1010m0m1m2m3miABC0100011110m0m1m2m3m4m5m6m7二变量卡诺图三变量卡诺图0001111000011110m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11ABCD四变量卡诺图2、卡诺图化构成11.3逻辑函数和化简方法

五变量的卡诺图：ABCDE00011110000001011010110111101100m0m1m2m3m8m9m10m11m24m25m26m27m16m17m18m19m6m7m4m5m14m15m13m30m31m29m22m23m21几何相邻几何相邻

（25个最小项）m12m28m20注意：当变量个数超过六个以上时，无法使用卡诺图化简。图中的一小格对应真值表中的一行，即对应一个最小项11.3逻辑函数和化简方法卡诺图化简函数规则：

几何相邻的2i（i=1、2、3…n）个小格可合并在一起构成正方形或矩形圈，消去i个变量，而用含（n-i）个变量的积项标注该圈。0001111000011110m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11ABCD四变量卡诺图两个相邻格圈在一起，结果消去一个变量A′BDAD′A1四个相邻格圈在一起，结果消去两个变量八个相邻格圈在一起，结果消去三个变量十六个相邻格圈在一起，结果

mi=13、卡诺图化简逻辑函数11.3逻辑函数和化简方法卡诺图化简函数步骤

与或表达式的化简步骤

先将函数填入相应的卡诺图中，存在的最小项对应的方格填1，其它填0。

合并：按作圈原则将图上填1的方格圈起来，要求圈的数量少、范围大，圈可重复包围但每个圈内必须有新的最小项。

每个圈写出一个乘积项。按取同去异原则

最后将全部积项逻辑或，即得最简与或表达式11.3逻辑函数和化简方法

填写卡诺图说明1、已知函数为最小项表达式，存在的最小项对应的格填1，其余格均填0。2、若已知函数的真值表，将真值表中使函数值为1的那些最小项对应的方格填1，其余格均填0。3、函数为一个复杂的运算式，则先将其变成与或式，再用直接法填写。

作圈的步骤说明1、孤立的单格单独画圈；2、圈的数量少、范围大，圈可重复包围但每个圈内必须有新的最小项；3、含1的格都应被圈入，以防止遗漏积项。11.3逻辑函数和化简方法例：图中给出输入变量A、B、C的真值表，填写函数的卡诺图ABCF00000101001110010111011100111000ABC010001111011100000得：卡诺图化简函数举例ABABCF=+ABCAB11.3逻辑函数和化简方法例题写出逻辑函数式

化简为最简与或式。解：写出简化逻辑式:AB00011110CD000111101111111111注意：1.圈的个数应最少2.每个“圈”要最大3.每个“圈”至少要包含一个未被圈过的最小项。Y=+BAD11.3逻辑函数和化简方法例题试化简逻辑函数式

解：写出简化逻辑式:AB00011110CD00011110XX1111X11注意：1.圈的个数应最少2.每个“圈”要最大3.每个“圈”至少要包含一个未被圈过的最小项。Y=+BAD

ABCDABD11.3逻辑函数和化简方法小结

1、逻辑代数运算法则;2、逻辑函数及其表示方法；3、逻辑函数各表示方法间相互转换；4、公式法，卡诺图化简逻辑函数思考怎么用卡诺图化简逻辑函数？组合逻辑电路分析和设计主要内容：重难点：11.4组合逻辑电路分析和设计组合逻辑电路的分析方法，组合逻辑电路的设计步骤组合逻辑电路的分析方法，由逻辑功能要求如何得出真值表11.4组合逻辑电路分析和设计

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。组合逻辑电路框图X1XnX2Y2Y1Yn......组合逻辑电路输入输出11.4组合逻辑电路分析和设计１、组合逻辑电路分析方法已知逻辑电路逻辑功能确定(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功能分析步骤：11.4组合逻辑电路分析和设计(1)写出逻辑表达式Y=Y2Y3=AABBAB...Y1.AB&&&&YY3Y2..例题11.4组合逻辑电路分析和设计

(2)应用逻辑代数化简反演律反演律=AB+AB11.4组合逻辑电路分析和设计

(3)列逻辑状态表ABY001100111001逻辑式

=1ABY逻辑符号(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。11.4组合逻辑电路分析和设计例题2(1)写出逻辑式.化简&&11.BAY&Y1Y2Y3Y411.4组合逻辑电路分析和设计(2)列逻辑状态表(3)分析逻辑功能输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”)

,可用于判断各输入端的状态是否相同。逻辑式

=1ABY逻辑符号=ABABY00110010011111.4组合逻辑电路分析和设计分析下图的逻辑功能Y&&1.BA&C思考题11.4组合逻辑电路分析和设计２、组合逻辑电路设计已知逻辑功能逻辑电路确定(1)由逻辑要求，列出逻辑状态表(2)由逻辑状态表写出逻辑表达式(3)简化和变换逻辑表达式(4)画出逻辑图设计步骤如下：11.4组合逻辑电路分析和设计具有一定逻辑功能的电路（逻辑图)实际的逻辑问题（功能）功能逻辑图组合逻辑电路设计的目标是什么？这个电路的逻辑功能由谁来确定？这个电路的逻辑功能由谁来确定？11.4组合逻辑电路分析和设计实际设计举例功能逻辑图问题设计要求：有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报，只有当其中两种或者探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。11.4组合逻辑电路分析和设计一、逻辑抽象输入变量输出变量A、B、CY报警→1不报警→0探测信号报警信号发生→1不发生→0功能逻辑图真值表逻辑抽象输入变量A、B、C表示烟感、温感和紫外光感探测器探测信号输出变量Y表示报警系统是否有报警信号发生11.4组合逻辑电路分析和设计二、列真值表输入输出ABCY00000010010001110001011101111111功能逻辑图真值表逻辑抽象(1)列逻辑状态表11.4组合逻辑电路分析和设计三、写逻辑式输入输出ABCY00000010010001110001011101111111(2)写出逻辑表达式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”对应于Y=1，若输入变量为“1”，则取输入变量本身(如A

)；若输入变量为“0”则取其反变量(如A)。在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系11.4组合逻辑电路分析和设计三、写逻辑式输入输出ABCY00000010010001110001011101111111功能逻辑图真值表逻辑抽象逻辑式(2)写出逻辑表达式11.4组合逻辑电路分析和设计公式法化简四、化简变换功能逻辑图真值表逻辑抽象逻辑式化简变换11.4组合逻辑电路分析和设计卡诺图化简四、化简变换功能逻辑图真值表逻辑抽象逻辑式化简变换ABC0010011110111111.4组合逻辑电路分析和设计五、画逻辑图Y&&&≥1ABC若要求用与非门实现功能逻辑图真值表逻辑抽象逻辑式化简变换11.4组合逻辑电路分析和设计五、画逻辑图Y&&&&ABC功能逻辑图真值表逻辑抽象逻辑式化简变换11.4组合逻辑电路分析和设计逻辑图功能写逻辑式并化简真值表①②③小结设计步骤难点功能逻辑图真值表逻辑抽象逻辑式化简变换分析方法交通灯由红、黄、绿三灯组成，工作时只能循环亮一盏灯，否则为发生故障，请设计交通灯故障检测逻辑电路。例题11.4组合逻辑电路分析和设计0001

A

B

C

F0010010001111000101111011111

设A、B、C分别代表红、黄、绿灯，灯亮为1，不亮为0；F表示故障指示信号，有故障为1，正常为0。

(1)列逻辑状态表

(2)写出逻辑表达式11.4组合逻辑电路分析和设计由卡图诺可知，该函数可化简。

(4)逻辑图(３)化简11.4组合逻辑电路分析和设计实际设计举例功能逻辑图问题设计要求：试设计1位半加器和全加器电路加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现11.4组合逻辑电路分析和设计

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC

11.4组合逻辑电路分析和设计半加器逻辑状态表A

B

S

C00000

11010101101逻辑表达式逻辑图&=1..ABSC11.4组合逻辑电路分析和设计输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi

全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCO

CI11.4组合逻辑电路分析和设计(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

000000

011

00101

001101100

1

010101110011111

111.4组合逻辑电路分析和设计逻辑图&=1>1AiCiSiCi-1Bi&&半加器构成的全加器>1BiAiCi-1SiCiCO

CO

一节一练学生参加三门课程考试，规定如下：（1）课程A及格得4分，不及格得0分；（2）课程B及格得3分，不及格得0分；（3）课程C及格得2分，不及格得0分；若总分大于等于5分，方可结业。请按要求设计判断结业的逻辑电路。(“与非”门）练习题电工电子技术第12章触发器和时序逻辑电路12.2常用的时序逻辑电路12.3555定时器12.1双稳态触发器：本章要求123掌握555定时器的结构、功能及应用；重、难点

掌握电源掌握R－S、J－K、D触发器的逻辑功能、动作特点及应用

；重、难点掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路；双稳态触发器主要内容：重难点：12.1双稳态触发器R－S、J－K、D

触发器的逻辑功能、动作特点及应用R－S、J－K、D

触发器的逻辑功能12.1双稳态触发器3、输入信号消失后，被置成的“0”或“1”态能记忆保存下来。是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。双稳态触发器的概述双稳态触发器：分类：触发器的特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；按逻辑功能RS触发器D触发器JK触发器按触发方式电平触发器边沿触发器按其结构主从型触发器维持阻塞型触发器12.1双稳态触发器RS触发器

基本RS触发器由两个与非门交叉连接而成，使其具有记忆功能。

它有两个输出端Q

和，两者的逻辑状态应相反。有两个稳定状态：Q=0，Q=1，称为复位状态(0态)；Q=1，Q=0，称为置位状态(1态)。Q&&逻辑图G1G2两互补输出端两输入端反馈线（1）

电路结构1.基本RS触发器12.1双稳态触发器

、平时固定接高电位，处于1态，加负脉冲(低电平）后，对触发器有效。SD直接置位端(也称置1端)RD直接复位端(也称置0端)Qn

为n+1输入信号变化前的原状态，称为原态（初态）；Qn+1

为输入信号变化之后触发器的新状态，称为新态（次态）。Q&&逻辑图G1G2两互补输出端两输入端反馈线SDRD低电平有效SRQ逻辑符号12.1双稳态触发器Q&&逻辑图G1G2由逻辑图可求出基本RS触发器的逻辑式也可简记为以下分四种情况分析其状态转换和逻辑功能。（2）

工作原理12.1双稳态触发器

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态1)SD=1，RD=01010QQ.G1&.&G2SDRD12.1双稳态触发器设原态为“0”态1001110触发器保持“0”态不变复位0

结论:

不论触发器原来为何种状态，当

SD=1，

RD=0时，将使触发器置“0”或称为复位。QQ.G1&.&G2SDRDRS的逻辑式：状态转换过程图解12.1双稳态触发器01设原态为“0”态011100翻转为“1”态2)SD=0，RD=1QQ.G1&.&G2SDRD12.1双稳态触发器设原态为“1”态0110001触发器保持“1”态不变置位1QQ.G1&.&G2SDRDRS的逻辑式：状态转换过程图解

结论:

不论触发器原来为何种状态，当

SD=0，

RD=1时，将使触发器置“1”或称

为置位。12.1双稳态触发器11设原态为“0”态010011保持为“0”态3)SD=1，RD=1QQ.G1&.&G2SDRD12.1双稳态触发器设原态为“1”态1110001触发器保持“1”态不变1QQ.G1&.&G2SDRDRS的逻辑式：结论:

触发器当SD=1，

RD=1时，将使触发器保持原来的状态，即具有保持、记忆功能。12.1双稳态触发器110011111110若G1先翻转，则触发器为“0”态“1”态4)SD=0，RD=0

结论:当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，因而禁止出现。QQ.G1&.&G2SDRD10若先翻转12.1双稳态触发器SDRDQ100置0011置111不变保持00不确定(禁用）功能基本R－S

触发器状态表（3）

逻辑功能描述1)特性表及状态转换图基本R－S

触发器状态转换图12.1双稳态触发器2)特性方程SD+RD=1(约束条件）Qn+1=+

RD·QnSD3)波形图12.1双稳态触发器2.同步RS

触发器（1）

电路结构工作过程中应处于高电平，对电路工作状态无影响。SD，RD用于预置触发器的初始状态。输入信号要经过门G3和G4传递，这两个门同时受CP信号控制。基本R-S触发器导引电路时钟脉冲&G4SR&G3CP.&G1&G2.SDRDQQQ3Q412.1双稳态触发器当CP=0时011门G3和G4封锁,R、S

输入状态不起作用。触发器状态不变11被封锁被封锁（2）

工作原理.&G1&G2.SDRDQQ&G4SR&G3CPQ3Q4CP=0,Q3=Q4=012.1双稳态触发器1打开触发器状态由R，S输入决定11打开可控RS

触发器的逻辑式当CP=1时CP=1,Q3=，Q4=RDSD.&G1&G2.SDRDQQ&G4SR&G3CPQ3Q4功能同基本RS触发器12.1双稳态触发器同步RS触发器的状态表CPRSQn+1功能0ΧΧQn保持（记忆）100Qn保持（记忆）1011置11100置01111不定（禁止）（3）

逻辑功能描述1)特性表CP高电平时触发器状态由R、S

确定SRQ逻辑符号S1SR1RC1CP12.1双稳态触发器

特性方程:R·S

=0(约束条件）Qn+1=S+

R

·QnRSQnQn+1功能0000保持00110101置101111000置01010110x（禁止）111x2)特性方程RSQn01000111101100

10

X

XSRQn同步RS触发器的状态表12.1双稳态触发器例：画出同步R－S

触发器的输出波形RSCP不定不定CP高电平时触发器状态由R、S确定QQ01同步R－S状态表000SR101

0

111不定Qn+1Qn12.1双稳态触发器存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。CP克服办法：采用JK

触发器或D

触发器Q=SQ=R同步R－S状态表000SR101

0

111不定Qn+1Qn12.1双稳态触发器1.电路结构从触发器主触发器反馈线CP

CP1互补时钟控制主、从触发器不能同时翻转

CPF主JKRS

CPF从QQQSDRD

CP主从JK触发器12.1双稳态触发器2.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CPRS

CPF从QQQSDRD1

CPF主JKCP

CP0112.1双稳态触发器10状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RS

CPF从QQQSDRD1

CPF主JKCP

CP01CP01012.1双稳态触发器10010CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求CP高电平期间J、K的状态保持不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。CP低电平时,F主封锁J、K不起作用CPRS

CPF从QQQSDRD1

CPF主JKCP

12.1双稳态触发器01RS

CPF从QQQSDRD1

CPF主JKCP

CP010分析JK触发器的逻辑功能(1)J=1,K=1

设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变0112.1双稳态触发器RS

CPF从QQQSDRD1

CPF主JKCP

CP01010设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=1跳转100101结论：12.1双稳态触发器01RS

CPF从QQQSDRD1

CPF主JKCP

CP010(2)J=0，K=1

设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态结论：Qn+1=012.1双稳态触发器01RS

CPF从QQQSDRD1

CPF主JKCP

CP010(3)J=1，K=0

设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态结论：Qn+1=112.1双稳态触发器RS

CPF从QQQSDRD1

CPF主JKCP

CP010(4)J=0，K=0

设触发器原态为“0”态保持原态00010001保持原态保持原态结论：12.1双稳态触发器RS

CPF从QQQSDRD1

CF主JKCP

CP01001结论：CP高电平时F主状态由J、K决定，F从状态不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。12.1双稳态触发器3.JK触发器的逻辑功能Qn10011100Qn00010101Qn+1QnS'R'01CP高电平时F主状态由J、K决定，F从状态不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。J

K

Qn

Qn+1

000110

11

1）

JK触发器状态表0

1

0