数字电路复习题及参考答案

11级数字电路复习题及参考答案一、单选题1.同或逻辑对应的逻辑图是()。A.B.C.D.答案：A2.在下列逻辑电路中，不是组合逻辑电路的是()。A.译码器B.编码器C.全加器D.寄存器答案：D3.用触发器设计一种同时十七进制计数器所需要的触发器数目是()。A.2B.3C.4D.5答案：D4.在下列各图中，或非逻辑对应的逻辑图是()。A.B.C.D.答案：B5.在何种输入状况下，“或非〞运算的成果是逻辑“1”。A. 全部输入是“0”B. 任意输入是“1”C. 仅一输入是“1”D. 全部输入是“1”答案：A6.一种班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才干召开，其逻辑关系属于〔〕逻辑。a.与；b.或；c.非；d.与非答案：a7.在一种四变量逻辑函数中，〔〕为最小项。a.；b.；c.；d.答案：c8.一种4路数据选择器，其地址输入〔选择控制输入〕端有〔〕个。A. 2个B. 3个C. 4个D. 5个答案：A9.由与非门构成的根本RS触发器的输入端为R、S，那么其约束条件为〔〕。A. RS=0B. R+S=1C. RS=1D. R+S=0答案：A10.在下列各图中，异或逻辑对应的逻辑图是〔〕。A.B.C.D.答案：D11.JK触发器在CP脉冲作用下，欲使,那么对输入信号描述不对的的选项是()。A.B.，C.，D.，答案：B12.当异步置数端时，输出状态是在CP由1变0时刻发生变化，且与CP=1期间输入状态变化无关，只取决于CP由1变0前瞬间输入状态而定的触发器是〔〕。A. 根本RS触发器B. D锁存器C.同时JK触发器D.负边沿JK触发器答案：D13.时序逻辑电路中一定包含〔〕。A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器答案：A14.T触发器的状态方程是〔〕。A.B.C.D.答案：C15.将CMOS或非门作以下列图连接，其输出F=〔〕。a.F=1b.F=0c.d.F=A答案：b16.一种16路数据选择器，其地址输入〔选择控制输入〕端有〔〕个。A. 16个B. 2个C. 4个D. 8个答案：C17.下列触发器中没有约束条件的是〔〕。A. 根本RS触发器B. 主从RS触发器C. 钟控RS触发器D. 钟控JK触发器答案：D18.一种8路数据选择器，其地址输入〔选择控制输入〕端有〔〕。A. 1个B. 2个C. 3个D. 4个答案：C19.存在约束条件的触发器是〔〕。A. 根本RS触发器B. D锁存器C. JK触发器D. D触发器答案：A20.一种32路数据选择器，其地址输入〔选择控制输入〕端有〔〕。A. 2个B. 3个C. 4个D. 5个答案：D21.用代码代表特定信号或者将代码赋予特定含义的过程称为〔〕。A. 译码B. 编码C. 数据选择D. 奇偶校验答案：B22.组合逻辑电路普通由()组合而成。A.门电路B.触发器C.计数器D.寄存器答案：A23.正边沿D触发器，在时钟脉冲CP正边沿到来前D为1，而CP正边沿后D变为0，那么CP正边沿后为〔〕。a.Q=0b.Q=1c.=1d.=0答案：b24.下列器件中，不属于时序逻辑电路的是〔〕。A. 计数器B. 移位寄存器C. 全加器D. 脉冲序列发生器答案：C25.求一种逻辑函数F的反函数，下列哪种说法不对的：〔〕A.“●〞换成“+〞，“+〞换成“●〞B. 原变量换成反变量，反变量换成原变量C. 变量不变D. 常数中的“0”换成“1”，“1”换成“0”答案：C26.能完毕两个1位二进制数相加并考虑到低位来的进位的电路称为〔〕。A. 编码器B. 译码器C. 全加器D 半加器答案：C二、填空题1.普通将含有两种不同稳定状态，且能在外信号作用下在两种状态间转换的电路称为()触发器。对于根本RS触发器，当Q=1、=0时称触发器处在()状态；当Q=0、=1时称触发器处在()状态。答案：双稳态；1；02.D触发器的状态方程是()，JK触发器的状态方程是()。答案：、3.描述逻辑函数各个变量取值组合和函数值对应关系的表格叫()。答案：逻辑真值表〔真值表〕4.RS触发器的状态方程是()约束条件是()，D触发器的状态方程是()。答案：、、5.请将十六进制数(4A)16转换为十进制数〔〕。将十六进制数(37)16转换为十进制数〔〕。答案：〔74〕10、〔55〕106.请将十进制数112转换为十六进制数〔〕。将二进制数10100.011B转换为八进制数〔〕。答案：〔70〕16、〔24.3〕87.一种班级有78位学生，现采用二进制编码器对每位学生进展编码，那么编码器输出最少〔〕位二进制才干满足规定。答案：7位8.共阴LED数码管应与输出〔〕电平有效的译码器匹配，而共阳LED数码管应与输出〔〕电平有效的译码器匹配。答案：上下9.逻辑变量和函数只有()和()两种取值，并且它们只是表达两种不同的逻辑状态。答案：0、110.组合逻辑电路是指任何时刻电路的输出仅由当时的〔〕决定。答案：输入11.(1.00110111)8421BCD表达的十进制数是()。答案：953．3712.三种根本逻辑门是()、()、()。答案：与门、或门、非门13.能够存储1位二值信号的根本单元电路统称为()。答案：触发器14.时序逻辑电路按触发器时钟端的连接方式不同可分为〔〕时序电路和〔〕时序电路两类。答案：4.同时、异步15.含有记忆和存储功效的电路属于时序逻辑电路，故〔〕和〔〕电路是时序逻辑电路。a.寄存器；b.多位加法器；c.计数器；d.译码器答案：a、c16.请将十进制数58转换为二进制数〔〕。将二进制数101001.1101转换为十进制数〔〕。答案：〔111010〕2、〔41.8125〕1017.计数器按计数增减趋势分，有〔〕、〔〕和〔〕计数器。答案：递增、递减和可逆18.计数器按触发器的翻转次序分，有和计数器。答案：同时和异步19.一种五进制计数器也是一种分频器。答案：五三、化简题1.Z(A、B、C)=m(0,1,2,5,6,7)答案：Z=2.用卡诺图化简函数Y(A,B,C,D)=Σ(m2,m3,m6,m7,m8,m10,m12,m14)答案：3.给定的约束条件为AB+AC=0答案：Z=4.Z=m(0,1,2,4)+d(3,5,6,7)答案：Z=15.Z=m(2,3,7,8,11,14)+d(0,5,10,15)答案：Z=6.卡诺图化简Y(A,B,C,D)=∑m(3,11,15)答案：四、图解题1.设一边沿JK触发器的初始状态为0，CP、J、K信号以下列图，试写出触发器Qn+1的体现式及画出触发器Q端的波形。答案：特性方程为：Q、波形如以下列图所示：图题4.112.设触发器的初始状态为0，试写出触发器Qn+1的体现式及画出在CP信号作用下触发器输出端Q7的电压波形。答案：3.维持阻塞D触发器的D和CP端电压波形以下列图，试写出触发器Qn+1的体现式及画出Q和Q’端的电压波形。假定触发器的初始状态为Q=0。答案：维持阻塞D触发器在CP上升沿到来时动作，其波形图以下列图D触发器特性方程为：4.设触发器的初始状态为0，试写出触发器Qn+1的体现式及画出在CP信号作用下触发器输出端Q1的电压波形。答案：五、试分析以下列图电路中各电路的逻辑功效。〔1〕〔2〕〔3〕答案：为同或函数答案：为三变量多数表决电路.答案：为一对互补异或函数〔4〕、试写出以下列图电路输出Y1和Y2的函数式。(4分)答案：六、分析题1.用与非门设计三变量的多数表决电路。答案：解：根据题意列真值表以下：ABCY000000100100011110001011110111112.在举重比赛中有A、B、C三名裁判，A为主裁判，当两名以上裁判〔必须涉及A在〕认为运发动上举杠铃合格，按动电钮可发出裁决合格信号，请设计该逻辑电路。答案：设计一种三名裁判其中设有主裁判的举重裁决电路.①真值表〔A为主裁判〕②体现式ABABCY00000010010001101000101111011111③电路：以下列图：3、试分析用与非门和或非门设计一种三变量奇校验电路，当输入的三个变量中有奇数个为1时，输出为1，否那么为0.答案：①三变量奇校验真值表②输出函数体现式输入输出CBAY00000101001110010111011101101001〔不能化简〕③用异或门实现的电路④用与非门实现的电路七、分析时序逻辑电路1、分析以下列图时序电路的逻辑功效，写出电路的驱动方程、状态方程和输出方程，画出状态转换表、状态转换图和时序图。1.驱动方程：J0=K0=J1=K1=2.状态方程：Q0n+1=Q1n+1=3.输出方程：Y=4.状态转换图以下：5.电路能否自启动：答案：由图可知：驱动方程输出方程Y=Q1特性方程状态方程；状态转换图与时序图见以下列图电路能够自启动。2、试分析以下列图所示电路为几进制计数器，画出画出状态转换表、状态转换图和各触发器输出端的波形图。答案：由给定电路可知这是一种异步计数器.分析以下：=1\*GB3①时钟方程CP0=CP1=CP〔外加〕CP2=Q1=2\*GB3②驱动方程；； =3\*GB3③将驱动方程代入特性方程得状态方程：Q1=4\*GB3④状态计算得状态转换图和时序图以下列图.该电路是能够自启动的七进制计数器.八、用集成计数器构成N进制计数器1、用74163由反响归零法构成六进制计数器，画出逻辑图，列出状态表。74163的逻辑符号以下列图74163的功效表答案：反响归零法：74163为同时清零方式的二进制芯片，六进制中的状态为0000～0101.用5#状态0101中的Q2Q0=11作反响识别信号即可，即令，接法见图所示74LS90的逻辑符号答案：其清0使能端异步清0，因此清0信号应由65#状态提供，即当Q7Q6Q5Q4Q3Q2Q1Q0=01100101时应当回00000000.这样保存了0#～64#状态〔共65个状态〕，其接线如图题5.24所示.3、十进制加法计数器时序图如以下列图所示，试画出其状态转换图。答案：4、逻辑电路的时序图以下列图，试分析其所实现的逻辑功效。答案：为七进制计数器5、某时序逻辑电路如图〔a〕所示，其状态转换图如图〔b〕所示。试分析其逻辑功效，并画出其波形图。(b)答案：为异步十进制加法计数器。波形以下：在某个计数器输出端观察到的波形以下列图，试拟定计数器的模。答案：为六进制计数器。每过一种CP下降沿读一次输出状态组合Q2Q1Q0，发现是六个状态在循环，其次序为：010→000→001↑ ↓101←011←1007、计数器以下列图，试分析它是几进制的，画出各触发器输出端的波形图。答案：为五进制计数器。由图题5.18作出分析以下：=1\*GB3①各触发器CP同样，为同时计数器=2\*GB3②驱动方程：J0=1=3\*G