第3章系统总线2014

计算机组成原理2014年2月16日第3章系统总线计算机I/O系统总线存储器CPU为什么要用总线?3.1总线的基本概念1、什么是总线2、总线上信息的传送总线是连接各个部件的信息传输线是各个部件共享的传输介质串行并行总线定义：是连接多个部件的传输线总线的关键特征是共享传输线。总线的两个特点：任意时刻只能有一个设备向总线发送信息系统瓶颈多个部件可以同时从总线接受相同的信息广播式processormemoryI/OInterface（adapter）I/OInterface（adapter）I/OdeviceI/Odevice主机系统互联分散连接内部连线十分复杂，布线困难扩展性差效率高总线连接简洁、成本低扩展性好、灵活共享竞争1970年DEC公司PDP-11小型计算机首次采用总线技术processormemoryI/OInterface（adapter）I/OInterface（adapter）I/OdeviceI/Odevice主机存储器

运算器

控制器输入设备输出设备3.2总线的分类1.片内总线2.系统总线芯片内部的总线数据总线地址总线控制总线双向

与机器字长、存储字长有关单向

与存储地址、I/O地址有关有出有入计算机各部件之间

的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求总线分类——按位置片内总线是指芯片内部的总线。如在CPU芯片内部，寄存器和寄存器之间、寄存器和算逻单元ALU之间都有总线连接。系统总线是指CPU、主存、I/O（通过I/O接口）各大部件之间的信息传输线。又叫板级总线和板间总线如ISA、PCI等。通信总线（I/O总线）是指计算机系统之间或计算机系统与其他系统（如控制仪表等）之间的通信传输线。IDE、SCSI、USB、RS－232processormemoryI/OInterface（adapter）I/OInterface（adapter）I/OdeviceI/Odevice主机片内总线系统总线通信总线通信总线串行通信总线并行通信总线传输方式

用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信总线分类——按功能数据总线（DB）双向，宽度差别地址总线（AB）单向，宽度与寻址空间有关控制总线（CB）命令和状态总线也包括电源线和地线！3.3总线特性及性能指标CPU

插件板M.M

插件板I/O插件板3.3.1总线物理实现BUS3.3.2总线特性1、机械特性：是指总线在机械连接方式上的一些性能。如插头和插座使用的标准，它们的几何尺寸、形状、引脚的个数以及排列的顺序，接头处的可靠接触等等。2、电气特性：是指总线的每一根传输线上信号的传输方向和有效的电平范围。如低电平表示逻辑“0”，并要求电平低于－3V；高电平表示逻辑“1”，并要求高电平高于＋3V。3、功能特性：是指总线中每根信号传输线的功能。4、时间特性：是指总线中的任一根信号传输线在什么时间内有效。为了正确传输数据信息，每条总线上的各种信号，互相存在着一种有效时序的关系，因此，时间特性一般可用信号时序图来描述。3.3.3总线性能指标(1)1、总线宽度：是指数据总线的根数，用bit（位）表示，如8位、16位、32位、64位（也即8根、16根、32根、64根数据线）。2、最大传输率

(总线带宽)：总线本身所能达到的最高传输速率，用MB/s（每秒多少兆字节）表示。例：总线工作频率33.3MHz，总线宽度32位，则最大传输率＝33.3×32/8＝132MB/s。3、时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。4、总线复用：为提高总线的利用率，将地址总线和数据总线共用一组物理线，在某一时刻该总线传输地址信号，另一时刻传输数据信号或命令信号。总线性能指标(2)5、信号线数：即地址总线、数据总线和控制总线三种总线的根数总和。6、总线控制方式：包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。负载能力：通常用可连接扩增电路板数来反映总线的负载能力。由于不同的电路对总线的负载是不同的，即使同一电路在不同的工作频率下，总线的负载也是不同的。因此，总线负载能力的指标是不太严格的。7、其他：如电源电压是5V还是3.3V、总线能否扩展至64位宽度等。总线的基本组成三态门ISAEISAVL-BUSPCI模块系统总线标准

3.3.4总线标准系统模块标准界面总线标准的产生总线是在计算机系统模块化的发展过程中产生的，随着计算及应用领域的不断扩大，计算机系统中各类模块（特别是I/O设备所带来的各类接口模块），其品种极其繁杂，往往出现一种模块要配一种总线，很难在总线上更换、组合各类模块或设备。20世纪70年代末，为了使系统设计简化，模块生产批量化，确保其性能稳定，质量可靠，便于维护，人们开始研究如何建立总线标准，完成系统设计和模块制作。概念：所谓总线标准，可视为系统与各模块、模块与模块之间的一个互连的标准界面。这个界面两端的任一方只需根据总线标准的要求完成自身一面接口的功能要求，而无需了解对方接口与总线的连接要求。因此，按总线标准设计的接口可视为通用接口。目前流行的总线标准ISAEISAVESAPCIMCASTD……1．ISA总线1984年，IBMPC/AT机针对Intel80286设计的系统I/O总线和扩展插槽，又称为PC/AT总线（ATBus）1987年成为国际通用总线标准ISA（IndustryStandardArchitecture）16位数据线地址线24位，即直接内存寻址为16MB工作时钟是8.33MHz，数据传输率为8.33MB/s16位ISA插槽同8位ISA插槽保持互换性16位ISA总线是在8位ISA总线（PC总线）插槽的沿伸方向上增加一个双排共36触点的插槽，新增的插槽引脚把8位数据和20位地址扩展成16位数据线和24位地址线2．MCA总线MCA（MicroChannelArchitecture）即微通道结构总线来源于IBMPS/2机，是为32位的Intel80386设计的。是IBM尝试代替ISA总线而制定的32位标准

32位数据线

32位地址线，直接内存寻址为4GB

吞吐量比ISA大得多，工作时钟为33MHz，数据传输率提高到20MB/s

可以接16个外设支持总线主控比ISA提早8年增加了即插即用功能由于IBM不开放MCA技术，且与ISA不兼容，在微机上很少使用，逐渐被淘汰3．EISA总线EISA（ExtendIndustryStandardArchitecture）即扩展ISA总线，是1988年Compaq等兼容机厂商为对抗IBM的32位MCA总线并保持对ISA总线的兼容性而推出的

EISA支持386CPU，是32位总线

32位数据线

32位地址可直接寻址4GB内存，支持64KB的I/O端口寻址

EISA的工作时钟与ISA一样是8.33MHz，数据传输率是33MB/s

支持总线主控和多个总线控制器，增加突发数据传送，支持即插即用4．VESA总线为改善PC机的视频性能，1992年引入VESA（VideoElectronicStandardAssociation）总线，是专门为Intel80486系统的高速视频信号处理而设计。以视频电子标准协会制定而得名，又称VL-BUS（VESALocalBus）即VESA局部总线

32位高速数据总线，允许扩展到64位

32位数据总线工作时钟为33MHz，最大允许66MHz，数据传输率高达133MB/s5．PCI总线PCI总线是Intel公司在1991年率先提出，是现代计算机最重要接口之一，其普及范围超越ISA。不仅用于PC机，在许多数字设备上也使用PCI技术PCI（PeripheralComponentInterconnect）即外部设备互连总线，为使外设芯片能快捷地连入系统。PCI是专门为Intel486、Pentium处理器设计的，是一种高性能的PC机局部总线（LocalBus）32位数据线32/64位地址线工作时钟33MHz，数据传输率为133MB/sPCI的高速性能使之能支持各种高速设备，特别是3D图形加速卡PCI扩展卡已成为微机高速扩展卡的主流，包括显示卡、声卡、Modem卡、网卡和视频卡等PCI总线优点支持PnP（PlugandPlay），即插即用功能，可以自动配置支持突发数据传送方式，提高总线的数据传输率支持总线主控和同步操作，可以使微处理器与PCI上总线控制器同时并行操作采用总线多路复用技术，减少引线数，可以在有限空间加大总线宽度，提高总线利用率独立于处理器的设计，通过局部总线控制器与CPU相连，不依赖于CPU的主频和种类，支持多种处理器，接入的PCI设备不影响CPU主板芯片组内含PCI桥（PCIBridage），通过这个缓冲控制器，可以实现6个PCI扩展槽同时工作目前已有64位PCI总线，工作时钟提高到66MHz，数据传输率可达528MB/s64位的PCI总线扩展槽是在32位PCI插槽上延伸，每边增加32线而成独立结构，与ISA扩展卡不兼容插槽每边62线，共124线总线插槽分为5V供电电源和3.3V供电电源两种，为避免这两种不同的扩展卡插错，3.3V的插槽的定位挡片Key的位置改设在12、13引脚处电源为3.3V和5V的32位PCI总线扩展插槽的引脚配置例1某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，（1）根据定义可得Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s（2）64位=8B，Dr=D×f=8B×66×1000000/s=528MB/s

提示：此题主要是考查对总线带宽的理解。总线带宽＝一次传输的字节数／总线周期＝总线宽度/8*总线时钟频率3.4.1单总线结构CPU主存设备接口设备············

系统总线适配器设备系统总线含DBUS，ABUS，CBUS特点：结构简单，易于扩充;

多部件共用一根总线，分时工作,传输效率较低。3.4总线结构单总线速度瓶颈

单总线结构特点：系统中只有一条总线，所有设备都以总线设备的形式连接到这条总线上问题：系统工作效率不高原因：大量设备竞争总线使用权总线设备存在巨大的速度差异影响计算机的扩展能力3.4.2双总线结构CPU内存设备接口设备············

系统总线适配器设备CPU与内存有专用高速总线,减轻系统总线的负担;内存可通过系统总线与外设进行DMA操作,而不必经过CPU.存储总线

双总线结构特点：增加一条总线，作为CPU访问存储器的专门通路优点：减少了CPU等待访问存储器的开销

多总线结构特点：扩展双总线的设计思想，在系统设置更多的总线优点：更有效地解决总线竞争、速度不匹配、驱动能力有限等问题3.4.3三总线结构CPU内存

系统总线设备接口设备············

适配器设备存储总线通道I/O总线三总线结构■特点:双总线基础上增加I/O总线,它是多个外设与通道间传送信息的公共通路;■通道的使用,进一步提高了CPU的效率.■“通道”是一台具有特殊功能的处理器,它分担了一部分CPU的功能.统一管理外设及实现外设与内存间的数据传送.总线结构与系统性能关系■最大存储容量◆单总线系统中,内存要为外设保留一些地址.■指令系统

◆单总线系统中,无须专门的I/O指令;◆双总线系统中,设有专门的I/O指令.■吞吐量◆三总线系统比单总线系统要大得多.3.4.4四总线结构为了进一步提高I/O的性能，又出现了四总线结构。局部总线、系统总线、高速总线、扩展总线多媒体调制解调器局域网串行接口扩展总线FAX扩展总线接口主存局部总线CPU系统总线Cache/桥高速总线SCSI图形1.传统微型机总线结构3.4.5总线结构举例演示多媒体调制解调器高速局域网图文传真高性能图形SCSI-2控制器标准总线控制器主存控制器主存CPU系统总线（33MHz32位数据通路）ISA,EISA,……8MHz，16位数据通路2.VL-BUS局部总线结构多媒体调制解调器高速局域网图文传真高性能图形标准总线控制器局部总线控制器主存控制器主存CPU系统总线ISAEISA,……VL-BUSSCSI-2控制器8MHz的16位数据通路VL-BUS总线是与CPU的关系太紧密（实际上这种总线与486配合最佳），很难支持功能更强的CPU，从而出现了PCI总线。3.PCI总线结构多媒体调制解调器高速局域网图文传真高性能图形标准总线控制器PCI桥路存储器CPU系统总线ISA,EISA,……33MHz的32位数据通路SCSI-2控制器8MHz的16位数据通路PCI总线4.多层PCI总线结构设备桥4存储器CPU存储器总线PCI总线4桥0桥5PCI总线5PCI总线0总线桥标准总线桥1PCI总线1桥3PCI总线3设备桥2PCI总线2Pentium计算机主板总线结构图CPU、RAM、ROM、控制芯片组等芯片之间的信号连接线称为CPU总线。CPU总线针对具体处理器设计，因此没有统一的规范。这是一个三总线结构，即有CPU总线、PCI总线和ISA总线。CPU总线的时钟频率为66.6MHz，CPU内部时钟是此时钟频率的倍频。此总线可连接4-128M内存。主存控制器和Cache控制器芯片用来管理CPU对主存和Cache的存取操作。PCI总线用来连接高速的I/O设备模块，如显卡等。通过“桥”芯片，PCI总线上连CPU总接，下连ISA总线。ISA总线连接低速I／O设备，支持7个DMA通道和15级可屏蔽硬件中断。CPU总线、PCI总线和ISA总线通过两个“桥”芯片连成整体。桥芯片起到了信号速度缓冲、电平转换和控制协议转换的作用。PCI总线扩展槽微机系统I/O总线标准1235467ISAUSBPCIIDEMem.CPUAGP课堂练习与思考：1.总线中地址线的用处是______。A.选择主存单元地址B.选择进行信息传输的设备C.选择外存地址D.指定主存单元和I/O设备接口电路的选择地址

D2.系统总线中控制线的功能是______。A.提供主存、I/O接口设备的控制信号和响应信号B.提供数据信息C.提供时序信号D.提供主存、I/O接口设备的响应信号3.在______的微型计算机系统中，外设可和主存贮器单元统一编址，因此可以不使用I/O指令。

A.单总线B.双总线C.三总线D.多总线AA一、填空题

1.在单机系统中，三总线结构的计算机的总线系统由

、

和

等组成。

系统总线内存总线I/O总线

2.总线是构成计算机系统的

，是

多个部件之间进行数据传送的

通道，并在

的基础上进行工作。互连机构系统功能公共争用资源

课堂练习与思考：3.5总线控制3.5.1总线判优控制总线判优控制分布式集中式主设备(模块)对总线有控制权从设备(模块)响应从主设备发来的总线命令1.基本概念链式查询计数器定时查询独立请求方式总线控制两个问题总线使用权分配，即总线判优控制，也称为仲裁逻辑通信过程控制总线判优控制：多个主设备同时申请总线时，按一定的优先等级顺序确定哪个主设备能使用总线。集中式：将控制逻辑集中在一处，即总线仲裁器，分为链式查询、计数器定时查询、独立请求三种分布式：将控制逻辑分散在与总线连接的各个部件或设备上，由各个节点竞争使用权总线通信控制同步通信、异步通信、半同步通信、分离式通信设备使用总线的状态转换

总线基本工作原理

空闲

等待

数据

交换

释放

请求

撤销请求

应答

撤销应答

2.链式查询方式演示总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS

-总线忙BR-总线请求BG-总线同意I/O接口1链式查询方式

基本思想：

各设备通过共同单一的BR线，向中央仲裁器发出总线请求。仲裁器接到BR信号以后，在BS线状态为“0”（总线不忙）的情况下，发出总线授权信号BG，该信号串行地从一个I/O接口传送到下一个I/O接口。假如BG到达的接口无总线请求，则继续往下查询；假如BG到达的接口有总线请求，BG信号便不再往下查询，该I/O接口获得了总线控制权（将BS置为“1”）。显然，离中央仲裁器最近的设备具有最高优先级，可以通过接口的优先级排队电路来实现。链式查询方式的优点:只用很少几根线就能按一定优先次序实现多个设备的总线仲裁，并且很容易扩充设备。链式查询方式的缺点:

1.这种方式对询问链的电路故障很敏感，即：如果第i个设备的接口中有关链的电路出现故障，造成“断链”，那么第i个以后的设备都不能进行工作。

2.查询链的优先级是固定的，如果优先级高的设备出现频繁的请求时，优先级较低的设备可能长期不能使用总线3.计数器定时查询方式

基本思想：

总线上的任一设备要求使用总线时，仍然通过共同的BR线向中央仲裁器发出总线请求。仲裁器接到请求信号以后，在BS线为“0”（总线不忙）的情况下，让仲裁地址计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备置BS线为“1”（总线占用），获得了总线使用权，同时中止计数查询。计数器查询方式的特点：

1.每次计数可以从“0”开始，也可以从上次的中止点开始。如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的顺序是固定的。如果从中止点开始，则每个设备使用总线的优先级相等。

2.计数器的初值也可用程序来设置，因而可以方便地改变优先次序。当然，这种灵活性是以增加线数为代价的（如：增加为3根线，可管理23=8个设备；增加为4根线，则可管理24=16个设备等）。

0BS

-总线忙BR-总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址计数器定时查询方式I/O接口1计数器设备地址

1排队器排队器4.独立请求方式演示总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-总线同意BR-总线请求

独立请求方式

基本思想：让每一个共享总线的设备都有一对总线请求线BRi和总线授权线BGi。当任何一个设备要求使用总线时，都可独立地向仲裁器发出自己的请求信号BRi。由中央仲裁器中的排队电路决定首先响应哪个设备的请求，并给该设备以授权信号BGi。

独立请求方式的特点：

1.响应时间快，确定优先响应的设备所花费的时间少，用不着逐个设备地查询。

2.既可以预先固定，也可以通过程序来方便地改变优先次序，因此对优先次序的控制相当灵活；

3.可以用屏蔽(禁止)某个请求的办法，封锁来自无效设备的请求。（对设备的请求进行干预和管理）

4.这种方式需增加的线数较多（N个设备，需要2N根线），仲裁器的结构相应也要复杂一些。总线判优控制——集中式演示独立请求方式的工作原理：每个模块有一组独立的“总线请求”和“总线允许”信号线，每对信号线有其相应的优先级；控制器中有一个优先级编码器和优先级译码器，用以选择优先级最高的请求，并产生出相应的“总线允许”信号；当“总线忙”信号有效时，表示有的模块正在使用总线，因此请求使用总线的模块必须等待；直至“总线忙”信号变为无效时，所有需要使用总线的模块都可以发出“总线请求”信号，总线仲裁器仅向优先级最高的模块发出“总线允许”信号。独立请求方式的主要特点：判优速度快，且与模块数无关；所需“请求线”和“允许线”较多，N个模块需要2N条。总线判优控制——分布式仲裁

分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。共享的仲裁总线上总是保留着当前占用总线模块的仲裁号，当其它模块有总线请求时，各仲裁器将从仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。总线判优控制——分布式①自举分布式仲裁自举分布式仲裁方法使用多个请求线，不需要中心裁决器，每个设备独立地决定自己是否是最高优先级请求者。每个需要请求总线控制权的设备在各自对应的总线请求线上送出请求信号，在总线裁决期间每个设备将有关请求线上的信号合成后取回分析，根据这些请求信号确定自己能否拥有总线控制权。每个设备通过取回的合成信息能够检测出其他设备是否发出了总线请求。如果一个设备在发出总线请求的同时，检测到其他优先级更高的设备也请求使用总线，则本设备不立即使用总线；否则，本设备就可立即使用总线。NuBus（MacintoshiII中的底板式总线）和SCSI总线采用此方案。总线判优控制——分布式①自举分布式仲裁BR3BR2I/O接口0I/O接口1I/O接口3BR0BR1I/O接口2假定：I/O接口0的优先级最低，I/O接口3的优先级最高。BR0为总线忙信号线BRi(i从1～3)为I/O接口i的总线请求信号线。总线判优控制——分布式基本思想：在冲突检测分布式仲裁方法中，每个设备独立地请求总线，多个同时使用总线的设备会发生冲突，这时冲突被检测到，按照某种策略在冲突的各方选择一个设备。例如，Ethernet总线仲裁方案如下：当某设备要使用总线时，它首先检查一下是否有其他设备正在使用总线，如果没有，那它就置总线忙，然后使用总线；若两个设备同时检测到总线空闲，那它们就可能会立即使用总线并发生冲突。一个设备在传输过程中，它会侦听总线以检测是否发生了冲突，当冲突发生时，两个设备都会停止传输，延迟一个随机时间后再重新使用总线。过了一个随机时间段后，就可能有一设备先使用总线，这样冲突就解决了。②冲突检测分布式仲裁3.5.2总线通信控制1.目的2.总线传输周期演示主模块申请，总线仲裁决定主模块向从模块给出地址和命令主模块和从模块交换数据主模块撤销有关信息申请分配阶段寻址阶段传数阶段结束阶段解决通信双方协调配合问题由统一时标控制数据传送充分挖掘系统总线每瞬间的潜力同步通信异步通信

半同步通信

分离式通信

3.总线通信的四种方式采用应答方式，没有公共时钟标准同步、异步结合(1)同步式数据输入演示T1总线传输周期T2T3T4

时钟

地址

读命令数据(2)同步式数据输出T1总线传输周期T2T3T4

时钟

地址

写命令数据不互锁半互锁全互锁(3)异步通信主设备从设备请求回答BG

BS

BR

SACK

异步定时(4)半同步通信同步发送方用系统时钟前沿发信号

接收方用系统时钟后沿判断、识别（同步、异步结合）异步允许不同速度的模块和谐工作

增加一条“等待”响应信号WAIT以输入数据为例的半同步通信时序T1主模块发地址T2主模块发命令…T3从模块提供数据T4从模块撤销数据，主模块撤销命令Tw

当为低电平时，等待一个TWAITTw

当为低电平时，等待一个TWAIT上述三种通信的共同点一个总线传输周期（以输入数据为例）演示

主模块发地址、命令

从模块准备数据

从模块向主模块发数据总线空闲占用总线不占用总线占用总线(5)分离式通信主模块申请占用总线，使用完后即放弃总线的使用权从模块申请占用总线，将各种信息送至总线上一个总线传输周期子周期1子周期2主模块基本思想：将一个传输周期（或总线周期）分解为两个子周期。在第一个子周期中，主模块A获得总线使用权后将命令、地址、A模块的编号等其他信息发到系统总线上，经总线传输后，由有关的从模块B接收下来。在第二个子周期中，当B模块接收到A模块发来的有关命令信号后，经过一系列内部操作，将A模块所需的数据准备好，然后由B模块申请总线使用权，一旦获准，B模块将A模块的编号、B模块的地址、A模块所需数据等信息送到总线上，供A模块接收。分离式通信在同步通信、异步通信和半同步通信的整个传输过程中，系统总线的使用权完全由占有使用权的主设备以及由它选中的从设备占据。读命令过程分析：进一步分析读命令传输周期，可以发现除了申请总线这一阶段外，其余时间主要被花在如下三个方面：（1）主模块通过传输总线向从模块发送地址和命令；（2）从模块按照命令进行读数据的必要准备；（3）从模块经数据总线向主模块提供数据。分离式通信的特点①各模块欲占用总线使用权都必须提出申请。②在得到总线使用权后，主模块在先规定的时间内向对方传送信息，采用同步方式传送，不再等待对方的回答信号。③各模块在准备数据传送的过程中都不占用总线，使总线可接受其他模块的请求。④总线在被占用时都在作有效工作。无空闲3.6

总线举例--PCI总线

1.多总线结构PCI是一个与处理器无关的高速外围总线，又是至关重要的层间总线。它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。典型的PCI总线结构框图演示。2.HOST总线:该总线有CPU总线、系统总线、主存总线等多种名称，各自反映总线功能的一个方面。这里称“宿主（HOST)”总线，也许更全面，因为HOST总线不仅连接主存，还可以连接多个CPU。PCI总线结构处理器处理器主存控制器主存PCI设备PCI设备HOST桥主设备

目标设备PCI/LAGACY总线桥PCI/PCI桥LAGACY设备LAGACY设备

PCI设备PCI设备HOST总线PCI总线PCI总线LAGACY总线（遗留）Today’sPC

PC机中的总线易于布线、减少串扰，多方式连接PCIExpress导线数量比PCI减少近75%数据不需要同步，在同一系统内能够以不同频率运行，而且能够延伸到系统之外，采用专用线缆可将各种外设直接与系统内的PCIExpress总线连接在一起。这是PCI无法做到的未来几年的总线-PCIExpressPCIExpress数据传输速率快连接可以由x1、x2、x4、x8、x12、x16、x32组成每个通道带宽为2.5Gb/s（可提升到5Gb/s）理论上最高连接带宽可达8-10GB/s兼容PCI和PCI-X跨平台兼容目前被广泛采用的PCI2.2，但不兼容目前的AGP接口其它功能PCIExpress接口标准可以支持不同的信令协议采用先进的电源管理技术，支持热插拔功能可以对所有的接入设备进行实时监控采用独特的纠错机制保证整个系统的稳定运行能很好地支持3D和视频等应用有可能成为未来10年PC系统中的标准化I/O连接，PCIExpress将会如同PCI取代ISA一样的取代PCI以及其它的一些连接方式最先取代的很可能是AGP总线，x16的PCIExpress连接就可以提供单向5GB/s的带宽ATI等未来的显示芯片将采用原生方式支持PCIExpress，而nVidia则采用桥接技术来实现此功能

PCIExpressPCI-EXPRESS本章小结

1、总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通道，并在争用资源的基础上进行工作。

2、总线有物理特性、功能特性、电气特性、机械特性，因此必须标准化。

3、衡量总线性能的重要指标是总线带宽，它定义为：总线本身所能达到的最高传输速率。

4、计算机系统中，信息的传输方式包括：

(1)并行传送；(2)串行传送；(3)复用传送。

5、各种外围设备必须通过“接口”与总线相连。接口是指CPU、主存、外围设备之间通过总线进行连接的逻辑部件。接口部件在它动态联结的两个功能部件间起着缓冲器和转换器的作用，以便实现彼此之间的信息传送。

6、总线仲裁是总线系统的核心问题之一。为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件。它通过采用优先级策略或公平策略，选择其中一个主设备作为总线的下一次主方，接管总线控制权。总线仲裁通常分为集中式仲裁和分布式仲裁。

两者区别：

集中式仲裁方式必有一个中央仲裁器，它受理所有功能模块的总线请求，按优先原则或公平原则进行裁决，然后仅给一个功能模块发出授权信号。①链式查询方式；②计数器定时查询方式；③独立请求方式；

分布式仲裁不需要中央仲裁器，每个功能模块都有自己的