2014年4月自考02325计算机结构系统试题及答案含解析

计算机系统结构年月真题

0232520144

1、【单选题】以下能够直接执行微指令的是

汇编程序

编译程序

A:

硬件

B:

固件

C:

答D:案：C

解析：参考1.1中图1-1计算机系统的多级层次结构中，最下层微程序机器级，微指令由

硬件直接执行。

2、【单选题】系列机软件应做到

向前兼容，并向上兼容

向后兼容，力争向上兼容

A:

向下兼容，并向前兼容

B:

向后兼容，力争向下兼容

C:

答D:案：B

解析：系列机结构设计的是否好，是否有生命力，关键就看在软件向后兼容的前提下，能

否不断改进组成和实现，不断提出性能价格比更优的新型号机器。

3、【单选题】在浮点数尾数下溢处理时，最大误差最大，但下溢处理不需要时间，平均误差

又趋于0的方法是

截断法

舍入法

A:

ROM查表法

B:

恒置“l”法

C:

答D:案：D

解析：

由下图很清晰看到，误差最大的是D截断法舍入法恒置

“1”法查表舍入法

4、【单选题】在IBM370系统中，支持操作系统实现多进程公用区管理最有效的指令是

“测试与置定”指令

“比较与交换”指令

A:

“执行”指令

B:

“程序调用”指令

C:

答D:案：B

解析：为了不用标志位又能保证多个进程正确使用公用区，IBM370增设了“比较与交换”

指令，这样既不会死锁，又保证了多个进程可对公用区正确使用。参考2.4.2节途径2，

考虑如何增设专用于操作系统的新指令。

5、【单选题】采用组相联映像、LRU替换算法的Cache存储器，不影响Cache命中率的方法

是

增加Cache中的块数

增大组的大小

A:

增大主存容量

B:

增大块的大小

C:

答D:案：C

解析：cache本来就是主存的一个子集，增大主存容量，cache并没有什么变化，故而不

会影响cache命中率。其他三项都是cache本身发生变化，会影响cache命中率。

6、【单选题】采用组相联映像的Cache存储器，可用于地址变换的方法是

目录表法

比较对法

A:

页表法

B:

堆栈法

C:

答D:案：A

解析：对于Cache存储器而言，地址映像就是将每个主存块按照某种规则装入cache中。

地址变换就是每次访问cache时怎样将主存地址变换成cache地址。组相联映像指的是各

组之间是直接映像，而组内各块之间是全相联映像。目录表法可用于地址变换。

7、【单选题】ILLIAC-IV阵列处理机中，PE之间所用的互连函数是

PM2±0和PM2±3

ube0和Cubel

A:

Shuffle

B:

PM2±2

C:

答D:案：A

解析：PM2I单级网络是“加减2i”单级网络的简称。ILLIAC-IV阵列处理机采用的是

PM2I特例，采用了其中PM2±0和PM2±34个互连函数

8、【单选题】并行处理机有16个处理单元，编号为0～l5，采用shuffle单级网络互连，

与13号处理单元相连的处理单元的编号是

15

11

A:

9

B:

7

C:

答D:案：B

解析：

Shuffle函数计算方法如下：13号二进制表示为1101，shuffle(1101)=

1011，因此结果为11。

9、【单选题】间接二进制n方体网络是一种

多级混洗交换网络

单级立方体网络

A:

多级全排列网络

B:

多级立方体网络

C:

答D:案：D

解析：多级立方体网络包含STARAN网络、间接二进制n方体网络等。

10、【单选题】多处理机程序段的指令之间存在数据反相关时，下列说法正确的是

不能并行

适当同步控制，可以并行

A:

可以交换串行

B:

若指令满足交换律，可以交换串行

C:

D:

答案：B

解析：||能否并行|能否交换串行数据相关|先写后读|不行|不行，特殊情况下满足交

换律可以数据反相关|先读后写|适当同步控制，可以并行|不行数据输出相关|先

写后写|适当同步控制，可以并行|不行无关||可以|可以参考7.3.2节结论。

11、【问答题】简述通道的3种类型各适合连接什么类型设备，说明各种类型通道在满负荷

时的实际流量与所连接设备的关系。

答案：

12、【问答题】简述并行性从计算机系统处理数据的角度划分的四个等级，并各举一例。

答案：1）字串位串：每次只对一个字的一位进行处理。最基本的串行处理方式，不存在

并行性。如早期的位串行机2）字串位并：同时对一个字的全部位进行处理，不同字之间

是串行的。开始出现并行性。如传统的位并行机。3）字并位串：同时对许多字的同一位

（称为位片）进行处理。具有较高的并行性。如某些相联处理机及阵列处理机4）全并

行：同时对许多字的全部位或部分位进行处理。最高一级的并行。大多数阵列处理机和多

处理机。

13、【问答题】简述透明性概念，说明下列哪些对于计算机系统结构是透明的。浮点数据表

示；字符串运算指令；阵列运算部件；通道是采用结合型还是独立型；访问方式保护；数据

总线宽度；Cache存储器；存储器的最小编址单位；存储器的模M交叉存取，串行、重叠还是

流水控制方式。

答案：在计算机技术中，一种本来是存在的事物或属性，但从某个角度看似乎不存在，称

为透明性现象。通常，在计算机系统中，低层次的机器级的概念性结构和功能特性，对高

级程序员来说是透明的。对计算机系统结构透明的有：阵列运算部件，通道是采用结合型

还是独立型，数据总线宽度，Cache存储器，存储器的模M交叉存取，串行、重叠还是流

水控制方式对计算机系统结构不透明的有：浮点数据表示，字符串运算指令，访问方式保

护，存储器的最小编址单位

14、【问答题】简述数据表示和数据结构之间的关系及引入高级数据表示的基本原则。

答案：（1）数据表示：计算机硬件能够直接识别、指令集可以直接调用的数据类型。所

有数据类型中最常用、相对比较简单、用硬件实现比较容易的几种。数据结构：由软件进

行处理和实现的各种数据类型。研究：这些数据类型的逻辑结构与物理结构之间的关系，

并给出相应的算法。（2）数据结构要通过软件映像变换成机器所具有的各种数据表示实

现。数据表示是数据结构的实现。参考2.1.1节（3）引入高级数据表示的基本原则一方

面是看系统的效率有否提高，即是否减少了实现时间和所需的存贮空间。衡量实现时间是

否减少，主要是看在主存和处理机之间传送的信息量有否减少。传送的信息量越少，其

实现时间就会越少。另一方面，引入这种数据表示后，其通用性和利用率是否高。如果只

对某种数据结构的实现效率很高，而对其他数据结构的实现效率很低，或者引入这种数据

表示在应用中很少用到，那么为此所花的硬件过多却并未在性能上得到好处，必然导致性

能价格比的下降，特别是对一些复杂的数据表示。

15、【问答题】简述实现指令的重叠解释必须在计算机组成上满足的要求。

答案：1）要解决访主存的冲突2）要解决“分析”与“执行”操作的并行3）要解决“分

析”与“执行”操作控制上的同步4）要解决指令间各种相关的处理参考5.1.1节

16、【问答题】机器有5级中断，中断响应次序为1→2→3→4→5，现要求实际中断处理次

序为2→3→1→5→4。(1)设计各级中断处理程序的中断级屏蔽位的状态，令“0”为开放，

“l”为屏蔽；(2)若运行用户程序时，同时发生3级中断请求，而在l级中断服务未完成

时，又发生2、3、4、5级中断，请画出处理机执行程序全过程的示意图（标出交换PSW的时

间）。

答案：

17、【问答题】求A1、A2、…、A8的累加和，有如下程序。SlA1=A1+A2S2A3=A3+A4S3

A5=A5+A6S4A7=A7+A8S5A1=A1+A3S6A5=A5+A7S7A1=A1+A5写出用FORK、JOIN语句表示

其并行任务的派生和汇合关系的程序，以假想使此程序能在多处理机上运行。

答案：改写后的程序为FORK20FORK30FORK4010A1=A1+A2JOIN4GOTO8020

A3=A3+A4JOIN4GOTO8030A5=A5+A6JOIN4GOTO8040A7=A7+A8JOIN480FORK

6050A1=A1+A3JOIN2GOTO7060A5=A5+A7JOIN270A1=A1+A5

18、【问答题】有一个4段的单功能非线性流水线，其预约表如题28表：题28表

(1)分别写出延迟禁止表F，

冲突向量C，并画出冲突向量的状态转移图；(2)写出其流水线的最佳调度方案及此时的

最大吞吐率。

答案：（1）根据预约表中各个行打“√”的拍数求出差值，S1是t6-t1=5S2是t3-t2

=1并将这些差值汇集在一起，就可以得到延迟禁止表F={1,5}。由延迟禁止表F可转换得

到初始冲突向量C=（10001）冲突向量的状态转移图如下图所示（2）调度方案及相应的延

迟如下所示调度方案|平均延迟（2）|2（3）|3（4）|4（2,4）|3

（3,4）|3.5（2,6）|4（3,6）|4.5（6）|6最佳调度方案是（2），平

均延迟最小相当于每隔一个周期，即每两个周期送入一个任务，最大吞吐率Tp=

1/(2Δt)

19、【问答题】有一个虚拟存储器，主存有4个实页，页号为0~3，程序有8个虚页，页号

为0~7，采用全相联映像和FIFO替换算法。给出如下程序页地址流：3、5、4、0、1、4、6。

(1)假设程序的3、5页已先后装入主存的第3、0页位置，请画出上述页地址流工作过程中，

主存各页位置上装入程序各页号的变化过程图，标出命中时刻；(2)求出此期间主存的命中率

H。

答案：

20、【填空题】从计算机执行程序的角度看，并行性等级由低到高可分为________、

________、任务或进程间和作业或程序间四级。

答案：指令内部、指令之间

解析：指令内部：一条指令内部各个微操作之间的并行执行。指令之间：多条指令的并行

执行。任务或进程间：多个任务或程序段的并行执行。作业或程序之间：多个作业或多道

程序的并行执行

21、【填空题】浮点数尾数基值增大，可使运算中的精度损失________，可表示数的精度

________。

答案：变低，变低

解析：

浮点数的一般格式如下：浮点数可表示实数域中的值范围如下所示：

浮点数尾数基值增大，意味着图中的rm增大，即进制变大，那么1）可

表示的范围变大，2）可表示的个数变多3）数在轴上的分布变得稀疏4）可表示的精度更

低5）运算中的精度损失越低6）运算速度变高。对应教材2.1.4节，建议找一个例子，

如16进制和2进制，进行对比分析，比较容易理解。

22、【填空题】中断系统软硬件功能分配实质是中断________软件和中断________硬件的功

能分配。

答案：处理程序、响应

解析：中断系统采用软硬件结合的好处是，中断响应用排队器硬件实现，可以加快响应和

断点现场的保存，而中断处理采用软件技术可以提供很大的灵活性，只要操作系统改变各

级中断处理程序的中断级屏蔽位状态，就可以改变实际的中断处理完的先后顺序。参考

3.2.2节最后的结论部分。

23、【填空题】数据宽度是指I/O设备取得________后所传送数据的总量；数据通路宽度是

________的物理宽度。

答案：I/O总线，数据总线

解析：数据宽度和数据通路宽度是两个不同的概念。数据宽度是指I/O设备取得I/O总线

后所传送数据的总量，可能要经过多个时钟周期分次传送来完成。数据通路宽度是数据总

线的物理宽度，即一个时钟周期所传送的信息量。采用何种数据宽度，与总线上各设备的

特点、所用总线控制方式和通信技术有关。参考3.3.4（1）节

24、【填空题】虚拟存储器主要是为解决主存________满足不了要求发展出来的；Cache存

储器是为了解主存________满足不了要求发展出来的。

答案：容量、性能

解析：

25、【填空题】虚拟存储器对________程序员是透明的，对________程序员是不透明的。

答案：应用、系统

解析：系统程序员是编写诸如操作系统、编译程序等各种系统软件的人员。应用程序员是

指利用计算机及所配的系统软件支持来编写解决具