数字电子技术 习题及答案 第5章-集成触发器

数字电子技术（第5版）第5章集成触发器1.(178)存在一次变化问题的触发器是()。A.RS触发器B.D触发器C.主从JK触发器D.边沿JK触发器答案.C2.(169)已知、是用两个与非门构成的基本RS触发器的输入端，则约束条件为()。A.B.C.D.答案.A3.(170)已知RD、SD是或非门构成的基本RS触发器的输入端，则约束条件为()。A.RDSD=0B.RD+SD=1C.RDSD=lD.RD+SD=0答案.A4.(171)T触发器的特性方程()。A.B.C.D.答案.C5.(172)存在约束条件的触发器是()。A.RS触发器B.D触发器C.JK触发器D.T触发器答案.A6.(173)用5级触发器可以记忆()种不同的状态。A.8B.16C.32D.64答案.C7.(174)若JK触发器的现态为0，欲使CP作用后仍保持为0状态，则J、K的值应是()。A.J=l，K=1B.J=0，K=0C.，K=1D.J=1，K=Qn答案.B8.(175)维持阻塞D触发器是()。A.下降沿触发B.上升沿触发C.高电平触发D.低电平触发答案.B9.(176)当维持阻塞D触发器的异步置1端时，触发器的次态()。A.与CP和D有关B.与CP和D无关C.只与CP有关D.只与D有关答案.B10.(177)主从JK触发器是()。A.在CP上升沿触发B.在CP下降沿触发C.在CP=1的稳态下触发D.与CP无关的答案.B11.(189)主从结构的JK触发器存在()。答案.一次变化问题12.(194)把D触发器转换为T′′触发器的方法是()。答案.13.(193)把JK触发器转换为T′触发器的方法是()。答案.J=K=114.(192)N个触发器可以记忆()种不同的状态。答案.2N15.(179)具有两个稳定状态并能接收、保持和输出数据输入端信号的电路叫（）。答案.触发器16.(190)主从JK触发器克服了钟控电平触发器的()毛病，但存在有()问题。答案.空翻一次变化17.(185)边沿JK触发器解决了主从JK触发器的()问题。答案.一次变化18.(188)主从结构的触发器主要用来解决()。答案.抗干扰问题19.(187)维持阻塞D触发器是在CP()触发，其特性方程为()。答案.上升沿Qn+1=D20.(184)JK触发器的特性方程是()。答案.21.(186)既克服了空翻现象，又无一次变化问题的常用集成触发器有()和()两种。答案.边沿JK触发器维持阻塞D触发器22.(195)(无内容)答案.23.(180)1个触发器可记忆（）二进制信息，l位二进制信息有()和()两种状态。答案.1位0124.(181)由与非门构成的基本RS触发器的输入端是和，其约束条什是()。答案.25.(182)触发器功能的表示方法有()、()、()和()。答案.特性表特性方程状态图时序图26.(183)根据逻辑功能，同步触发器可分为()、()、()、()和()5种类型。答案.RSDJKTT′27.(191)主从型触发器的一次变化问题是指在CP=l期间，主触发器存在只能()而带来的问题。答案.变化一次28.(162)图4503所示是由或非门构成的基本RS触发器，根据输入波形A、B，画出Q、的输出波形。设触发器的初态均为0。图4503答案.解：由或非门构成的基本RS触发器，其中A是置1端SD，B是置0端RD，高电平有效，触发器的特性方程为：据此可以画出触发器的输出波形如图4504所示。图450429.(163)电路及输入波形如图4505所示，其中FFl是D锁存器，FF2是维持阻塞D触发器。根据CP和D的输入波形，画出Q1和Q2的输出波形。设触发器的初态均为0。图4505答案.解：FF1是D锁存器，由时钟CP的高电平触发，即当CP=0时，触发器的状态保持不变；当CP=1时，触发器的次态与D输入信号相同，即Qn+1=D。根据上述分析画出FFl输出的时序图如图4506中Q1所示。FF2是维持阻塞D触发器，由时钟CP的上升沿触发，只有当CP的上升沿到来瞬间，触发器的次态与D输入信号相同，在CP的高电平、低电平和下降沿期间，触发器的状态均保持不变。根据上述分析画出FF2输出的时序图如图4506中Q2所示。由时序图可知，在CP和D信号相同时，D锁存器和D触发器的输出波形是不同的。图450630.(164)主从JK触发器及输入波形如图4507所示，根据CP和J、K的输入波形画出Q的输出波形。设触发器的初态均为0。图4507答案.解：主从JK触发器存在一次变化问题。对输入波形分析，可知在每个CP周期内的CP=l期间，由于J或K的变化，主触发器都有一次变化，据此画出Q的时序图如图4508所示。图450831.(165)边沿JK触发器及输入波形如图4509所示，根据CP和J、K的输入波形画出Q的输出波形。设触发器的初态均为0。图4509答案.解：边沿JK触发器的特性方程为（下降沿触发）当CP的下降沿到来时，J=0，K=0，触发器的状态保持不变：J=0，K=1，触发器置0；J=l，K=0，触发器置l；J=K=l，触发器翻转。在CP的高电平、低电平和上升沿期间触发器的状态不会变化。据此画出Q的时序图如图4510所示。图451032.(166)电路及输入波形如图4511所示，其中触发器是维持阻塞D触发器，根据CP和A、B的输入波形，画出输出端Q的波形。设触发器的初态均为0。图4511答案.解：根据图示电路写出D触发器的状态方程为（CP上升沿触发）由状态方程可知，当CP的上升沿到来时，若A、B不同，则触发器的次态为1；若A、B相同则次态为0，由此画出输出端Q的时序图如图4512所示。图451233.(168)电路及输入波形如图4515所示，根据输入波形RD、A、B，画出Q1和Q2的输出波形，并说明电路的功能。设触发器的初态均为0。图4515答案.解：由图示电路可知，当输入RD=0时，FFl和FF2被复位Q1=Q2=0。当输入RD=1时，如果FFl输入A的上升沿先来到，则FFl被置l，Q1=l、=0，使FF2的数据输入端D=0,使其状态保持0不变；若FF2输入B的上升沿先来到，则FF2被置l，Q2=1、=0，使FF1的数据输入端D=0，使其状态保持0不变。根据上述分析，画出FFl和FF2的输出波形如图4516所示。图4516从时序图可知，该电路是一个电子抢答器，RD=0,触发器被清除；RD=1，表示抢答开始，A、B是两个抢答输入信号，当某个抢答信号先出现上升沿，其对应的输出为Q=l，同时封锁对方的抢答信号输入。34.(161)图4501所示是由与非门构成的基本RS触发器，根据输入波形A、B画出Q、的输出波形。设触发器的初态均为0。图4501答案.图示是由与非门构成的基本RS触发器，其中A是置l端SD，B是置0端RD，低电平有效，触发器的特性方程为：当A=0，B=l时，触发器置l；当A=l，B=1时，触发器保持不变；当A=1，B=0时，触发器置0。当A=B=0时，违反了触发器的约束条件，但根据与非门的特性可知，Q和均为高电平，破坏触发器输出互非特性。另外，如果A和B由高电平同时变为低电平时，因门的传输延迟时间的差异而产生竞争，使输出状态不能确定。根据上述分析画出的时序图如图4502所示。图450