数字电子技术试题答案综合

数字电子技术基础试卷试题答案汇总

一、填空题（每空1分，共20分）

1、逻辑代数中3种基本运算是（与运算、或运算、非运算）

2、逻辑代数中三个基本运算规则」代入规则、反演规则、对偶规则）

3、逻辑函数的化简有公式法，卡诺图两种措施。

4、A+B+C=ABC'。

5、TTL与非门欧JUIWUOFF时，与非门关闭，输出高电平，ui2

UoN时，与非门导通，输出低电平______o

6、组合逻辑电路没有记忆功能。

7、竞争冒险的判断措施代数措施,卡诺图法o

8、触发器它2稳态.主从RS触发器日勺特性方程O"=S+RO'SR=0,

主从JK触发器日勺特性方0“=JO'+K'O，D触发器的特性方程—0"二D。

二、选择题（每题1分，共10分）

1、相似为“0”不一样为“1”它的逻辑关系是（C）

A、或逻辑B、与逻辑C、异或逻辑

2、Y（A,B,C,）=Em（0,1,2,3）逻辑函数的化简式（C）

A、Y=AB+BC+ABCB、Y=A+BC、Y=X（A）

3、

V3—yEN=1电路处于（）

A、Y=ABB、Y处在悬浮状态C、Y=A+B

4、下图中『、J逻辑关系对的的是（A）

A.Y=4+BB.Y=A+BC.Y=AB

5、下列说法对的H勺是（A）

A、主从JK触发器没有空翻现象B、JK之间有约束

C、主从JK触发器的特性方程是CP上升沿有效。

6、下列说法对的口勺是（C）

A、同步触发器没有空翻现象B、同步触发器能用于构成计数器、移位寄存器。

C、同步触发器不能用于构成计数器、移位寄存器。

7、下列说法是对日勺的是（A）

A、异步计数器的计数脉冲只加到部分触发器上B、异步计数器的计数脉冲

同步加到所有触发器上C、异步计数器不需要计数脉冲的控制

8、下列说法是对的的是（A）

A、施密特触发器的回差电压AU=UT+・UT-B、施密特触发器的回差电压越大,

电路的抗干扰能力越弱C、施密特触发器的回差电压越小，电路的抗干扰能

力越强

9、下列说法对时的是（C）

A、多谐振荡器有两个稳态B、多谐振荡器有一种稳态和一种暂稳态

C、多谐振荡器有两个暂稳态

10、卜列说法对的的是（A）

A、555定期器在工作时清零端应接高电平

B、555定期器在工作时清零端应接低电平

C、555定期器没有清零端

判断题（每题1分，共10分）

1、A+AB=A+B(错)

2、当输入9个信号时，需耍3位口勺二进制代码输出。(错)

3、单稳态触发器它有一种稳态和一种暂稳态。(对)

4、施密特触发器有两个稳态。(对)

5、多谐振荡器有两个稳态。(错)

6、D/A转换器是将模拟量转换成数字量。(错)

7、A/D转换器是将数字量转换成模拟量。(错)

8、主从JK触发器在CP=1期间，存在一次性变化。(对)

9、主从RS触发器在CP=1期间，R、S之间不存在约束。(错)

10、、所有的触发器都存在空翻现象。(错)

四、化简逻辑函数（每题5分，共10分）

1、

Y=AB-»-BC-»-AC-^BC

2、Y(A,B,C,)=Em(0,1,2,3,4,6,8,9,10,11,14)

五、画波形图（每题5分，共10分）

1、

cp_r_L_n_r_Ln_

2、

cp_nLPLPLnL

六、设计题（每题10分，共20分）

1、某车间有A、B、C、D四台发电机,今规定（1）A必须开机（2）其他三台

电动机中至少有两台开机，如不满足上述规定，则指示灯熄灭。试用与非门完毕

此电路。

2、试用CT74LS160的异步清零功能构成24进制的计数器。

七、数制转换（10分）

（156）io=（10011100）2=（234）8=（9C）|6

（111000.11）2=（58.75）10=（70.6）8

八、分析题（10分）

由555定期器构成的多谐振荡器。已知VDD=12V、C=0.1UF、RI=15KQ、R2=22K

Qo试求:

（1）多谐振荡器的振荡频率。

（2）画出H勺w和uo波形。

814

VDDRD3

DISOUT

TH555

0.lipF

一、填空题

1、与运算、或运算、非运算。

2、代入规则、反演规则、对偶规则。

3、公式法、卡诺图法。

4、A+B+C二ABC

5、关闭、高电平、开通、低电平。

6、记忆

7、代数措施、卡诺图法一

8、两个稳态、「Qn+,=S+RQn

RS=0（约束条件）（CP下降沿）

+（CP下降沿）

Qn+,=D（CP上升沿）

二、选择题

1、C2、C3、A4、A5、A

6、C7、A8、A9、C10、A

三、判断题

1、x2、x3、J4、V5、x

6、x7、x8、J9、x10、x

四、化简逻辑函数

1'Y=B+AC

一Y=B4CD+ACD

五、画波形图

cpJhhU"!-

।।।■

Q

III®

•••■

六、设计题

1、

A—&

B-----

C一

A——&&

Y

B——

D一

&Y=ABC+ABD+ACD=ABCABDACD

C——

D一

2、

QoQiG，QsQoQiQzQa

iLLL-

-------1i

瑟74LS160coCTJ74LS160«

|->CR1DEbDjIfelk〉CRLDD°Di及4

七、数制转换

(156)io=(10011100)2=(234)8=(9016

(111000.11)2=(56.75)io=(70.6)8

八、分析题

T=0.7

(R1+2R2)

C=0.7X

(15+2X

22)X

0.1=4.13s

《数字电子技术》试卷

姓名：班级：考号：成绩：

本试卷共6页，满分100分；考试时间：90分钟：考试方式：闭卷

题号—三四(1)四（2）四（3）四(4)总分

得分

一、填空题（每空1分，共20分）

1.有一-数码10010011,作为自然二进制数时，它相称于十进制数（147），作为8421BCD

码时，它相称于十进制数（）。

2.三态门电路口勺输出有高电平、低电平和（高阻态）3种状态。

3.ITL与非门多出的输入端应接（高电平或悬空）（,

4.TTL集成JK触发器正常工作时，其瓶和万端应接（高）电平。

5.已知某函数/=（E+A+C万）（A6+C5），该函数W、J反函数尸=

（）o

6.假如对键盘上108个符号进行二进制编码，则至少要（7）位二进制数码。

7.经典的TTL与非门电路使底的电路为电源电压为（5）V,其输出高电平为

（3.6）V,输出低电平为（0.35）V,CMOS电路口勺电源电压为

（3~18）V。

8.74LS138是3线一8线译码器，译码为输出低电平有效，若输入为A2A|Ao=l10时，输出

了£匕匕£了了彳应为（1011H11）。

9.将一种包具有32768个基本存储单元的存储电路设计16位为一种字节H勺ROM。该ROM

有（11）根地址线，有（16）根数据读出线。

10.两片中规模集成电路10进制计数器串联后，最大计数容量为(100)位。

II.下图所示电路中，Y.=(A，B)；丫2=(AB+A'B');丫3=

(AB'工A

Yi

B丫2

12.某计数器时输出波形如图1所示，该计数器是(5)进制计数器。

13.驱动共阳极七段数码管口勺译码器的输出电平为(低)有效。

二、单项选择题(本大题共15小题，每题2分，共30分)

(在每题列出的四个备选项中只有一种是最符合题目规定日勺，请将其代玛填写在题后的括号内。

错选，多选或未选均无分Q

1.函数F(A,B,C尸AB+BC+AC的最小项体现式为(A)。

A.F(A,B,C)=Zm(0,2,4)B.(A,B,C)=Em(3,5,6,7)

C.F(A,B,C)=Lm(0,2,3,4)D.F(A,B,C尸Em(2,4,6,7)

2.8线一3线优先编码器口勺输入为Io—b,当优先级别最高的b有效时，其输出丹•讦•拓

时值是(C)。

A.111B.010C.000D.101

3.十六路数据选择器的地址输入（选择控制）端有（C）个。

A.16B.2C.4D.8

4.有一种左移移位寄存器，当预先置入1011后，其串行输入固定接0,在4个移位脉冲CP

作用下，四位数据的移位过程是（A）。

A.1011-0110-1100-1000-0000B.1011-0101-0010-0（X）1-0000

C.1011-1100-1101-1110-1111D.10I1-1010-I00I-I000-0II1

5.已知74LS138译码器的输入三个使能端（Ei=l,E27=Ez^O）时，地址码A2A|Ao=011,

则输出丫7〜丫。是（C）o

A.11111101B.10111111C.11110111D.11111111

6.一只四输入端或非门，使其输出为1的输入变量取值组合有（A）种。

A.15B.8C.7D.1

7.随机存取存储器具有（A）功能。

A.读/写B.无读/写C.只读D.只写

8.N个触发器可以构成最大计数长度（进制数）为（D)的计数器。

/----、<\\/

A.NB.2NC.N2D.2、

9.某计数器的状态转换图如下，

)(…r-

一

其计数的容量为（B）(X

(

A.八B.五

C.四D.三

10.已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑体现式为

11.有一种4位日勺D/A转换器，设它的满刻度输出电压为10V,当输入数字量为1101

时，输出电压为（A）。

12.函数F=AB+BC,使F=1的输入ABC组合为（D）

A.ABC=000B.ABC=010C.ABC=101D.ABC=110

13.已知某电路的真值表如下，该电路的逻辑体现式为（C）o

A.Y=CB.Y=ABCC.Y=AB+CD.Y=BC+C

ABCYABCY

00001000

00111011

01001101

01111111

14.四个触发器构成的环行计数器最多有（D）个有效状态。

A.4B.6C.8D.16

15.逻辑函I^F=AB+B己的反函数P=（）

A.（A+B）（B+C）B.（A+B）（B+C）

C.A+B+CD.AB+BC

三、判断阐明题（本大题共2小题，每题5分，共10分）

（判断下列各题正误，对时的在题后括号内打“J”，错误的打“X”。）

1、逻辑变量的取值，I比0大。（X）

2、D/A转换器的位数越多，可以辨别的最小输出电压变化量就越小（V）。

3.八路数据分派器的地址输入（选择控制）端有8个。（X）

4、由于逻辑体现式A+B+AB=A+B成立，因此AB=0成立。（X）

5、运用反馈归零法获得N进制计数器时，若为异步置零方式，则状态

SN只是短暂的过渡状态，不能稳定而是立即变为0状态。（J）

6.在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（J）

7.约束项就是逻辑函数中不容许出现的变量取值组合，用卡诺图化简时，可将约束项当作1,

也可当作0o（V）

8.时序电路不具有记忆功能『、J器件。（X）

9.计数器除了能对输入脉冲进行计数，还能作为分频器用。（小）

10.优先编码器只对同步输入日勺信号中的优先级别最高的一种信号编码.（V）

四、综合题（共30分）

1.对下列Z函数规定：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。

（8分）

BC=O

2.试用3线一8线译码器74LS138和门电路实现下列函数。（8分）

Z（A、B、C）=AB+AC

3.74LSI61是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制

计数器，并画出其状态图。（8分）

74LS161逻辑功能表

CTPCTTCP0QiQ\QQ

CRTD

0XXXX0000

10XXD3Z)2D\Do

110XXSQi2iQo

11X0XQ3QiQ\Qo

1111加法计数

CP

4.触发器电路如下图所示，试根据CP及输入波形画出输出端Qi、Q2的波形。设各触发

器的初始状态均为“0”（6分）。

《数字电子技术》A卷原则答案

一、填空题（每空1分，共20分）

1.147,932.高阻

3.高电平或悬空4.高

5,F=B^CD+~ABC+D

6.77.5,3.6»0.35,3—18

8.101111119.11，16

10.10011.Y>=AB；Y2=AB+AB；Y3=AB

13.514.低

二、选择题（共30分，每题2分）

1234567891111141

0235

ACCACAADBCADCDB

三、判断题（每题2分,共20分）

12345678910

XXXX

四、综合题（共30分，每题10分）

1.解：（1）真值表（2分）（2）卡诺图化简（2分）

ABcz

0000

0011

0101

011X

1001

1011

1100

111X

（3）体现式（2分,（4）逻辑图（2分）

Z=A3+AB+C=A^B+C

BC=0

2.解：Z(力、B、C)=A^-AC=.4B(&C)+AC(mE)

:ABGABC+AsaABC

=加1+R3+加6+加？

=m1•m3•〃？6•m7（4分）

4分）

1.当74LS161从0000开始次序计数到1010时,与非门输出“0”,清零信号到来,

异步清零。（2分）

2.该电路构成同步十进制加法计数器。（2分）

3.状态图（4分）■>

4.QI、Q2的波形各3分。

CP

Qi

《数字电子技术》试卷

姓名：班级：考号：成绩：

本试卷共6页，满分100分；考试时间：90分钟：考试方式：闭卷

题号——四(1)四（2）四（3）四（4）总分

得分

一、填空题（每空1分，共20分）

1.有一-数码10010011,作为自然二进制数时，它相称于十进制数（）,作为8421BCD

码时，它相称于十进制数（）。

2.三态门电路口勺输出有高电平、低电平和（）3种状态。

3.TTL与非门多出的输入端应接（）。

4.TTL集成JK触发器正常工作时，其凡/和端应接（）电平。

5.已知某函数尸=（豆+4+0可（45+该函数的反函数户=

)o

6.假如对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。

7.经典的TTL与非门电路使用的电路为电源电压为（）V,其输出高电平为（）

V,输出低电平为（）V,CMOS电路的电源电压为（)VO

8.74LS138是3线一8线译码器，译码为输出低电平有效，若输入为AzAiAg10时，输出

%乂乂匕八公升为应为（）。

9.将一种包具有32768个基本存储单元的存储电路设计16位为一种字节H勺ROM。该ROM

有（）根地址线，有（）根数据读出线。

10.两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。

）；丫3=

12.某计数器的输出波形如图1所示，该计数器是（）进制计数器。

5_rIn_ne_jI_LjI_LjI_L_r।n_r।_L_।ri

13.驱动共阳极七段数码管日勺译码器时输出电平为（）有效。

二、单项选择题（本大题共15小题，每题2分，共30分）

（在每题列出的四个备选项中只有一种是最符合题目规定日勺，请将其代玛填写在题后的括号内。

错选、多选或未选均无分。）

1.函数F（A,B,C）=AB+BC+AC的最小项体现式为（）。

A.F(A,B,C)=Em(0,2,4)B.(A,B,C)=£m(3,5,6,7)

C.F(A,B,C)=Cm(0,2,3,4)D.F(A,B,C)=Em(2,4,6,7)

2.8线一3线优先编码器日勺输入为Io—b,当优先级别最高的b有效时，其输出艺•珀

时值是（）0

A.IllB.010C.000D.101

3.十六路数据选择器口勺地址输入（选择控制）端有（）个。

A.16B.2C.4D.8

4.有一种左移移位寄存器，当预先置入1011后，其串行输入固定接0,在4个移位脉冲CP

作用下，四位数据的移位过程是（）。

A.1011-0110-1100-1000-0000B.1011-0101-0010-0001-0000

C.1011-1100-1101-1110-1111D.1011-1010-1001-1000-0111

5.已知74LS138译码器时输入三个使能端(E]=l,E?T=Ez£O)时，地址码AzAiA^Oll,

则输出Y7〜丫。是()。

A.11111101B.10111111C.11110111D.11111111

6.一只四输入端或非门，使其输出为1的输入变量取值组合有（）种。

A.15B.8C.7D.1

7.随机存取存储器具有（）功能。

A.读/写B.无读/写C.只读D.只写

8.N个触发器可以构成最大计数长度（进制数）为（）的计数器。

A.NB.2NC.N2D.2、

9.某计数器的状态转换图如下，

其计数H勺容量为（）

A.八B.五

C.四I）.三

10.已知某触发的特性表如下（A、B为触发器的输入）其输出信号口勺逻辑体现式为（）。

ABQn+1阐明

00Qn保持

010置。

101置1

11Qn朝转

A.0n+1=AB.Qn+,=AQn+AQnC.Qn+,=AQn+BQnD.Qn+1=B

11.有一种4位的D/A转换器，设它的满刻度输出电压为10V,当输入数字量为1101

时，输出电压为（）。

12.函数F=AB+BC,使F=1的输入ABC组合为（）

A.ABC=000B.ABC=010C.ABC=101D.ABC=110

13.已知某电路的真值表如下，该电路的逻辑体现式为（）。

A.Y=CB.Y=ABCC.Y=AB-f-CD.Y=BC+C

ABCYABcY

00001000

00111011

01001101

01111111

14.四个触发器构成的环行计数器最多有（）个有效状态。

A.4B.6C.8D.16

15.逻辑函数F=AB+Bd的反函数户=（）

A.（A+B）（B+C）B.（A+B）（B+C）

C.A+B+CD.AB+BC

三、判断阐明题（本大题共2小题，每题5分，共10分）

（判断下列各题正误，对的的在题后括号内打“J”，错误的打“X”。）

1、逻辑变量的取值，1比。大）

2、D/A转换器的J位数越多，可以辨别的最小输出电压变化量就越小（）。

3.八路数据分派器的地址输入（选择控制）端有8个。（）

4、由于逻辑体现式A+B+AB=A+B成立，因此AB=0成立。（）

5、运用反馈归零法获得N进制计数器时，若为异步置零方式，则状态

SN只是短暂的过渡状态，不能稳定而是立即变为0状态。（）

6.在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（）

7.约束项就是逻辑函数中不容许出现的变量取值组合，用卡诺图化简时，可将约束项当作1,

也可当作0o（）

8.时序电路不具有记忆功能的器件。（）

9.计数器除了能对输入脉冲进行计数，还能作为分频器用。（）

10.优先编码器只对同步输入的I信号中的优先级别最高的一种信号编码.（）

四、综合题（共30分）

1.对下列Z函数规定：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。

（8分）

{Z=AB++

BC=O

（1）真值表（2分）⑵卡诺图化简（2分）

⑶体现式（2分）逻辑图（2分）

2.试用3线一8线译码器74LS138和门电路实现下列函数。（8分）

3.74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制

计数器，并画出其状态图。（8分）

74LS161逻辑功能表

C7PC7TCP。3QiQ\Qo

CR~LD

0XXXX0000

XX

10DyD2DIDO

110XX03QiQ\Qo

11X0XQiQiQ\Qo

1111加法计数

CP

4.触发器电路如下图所示，试根据CP及输入波形画出输出端Qi、Q2的波形。设各触发

器的初始状态均为“0”（6分）,

CP

A

Qi

c

《数字电子技术》A卷原则答案

一、填空题（每空1分，共20分）

1.147,932.高阻

3.高电平或悬空4.高

万__________

5.BACD+^BC+D

6.77.5,3.6,0.35,3—18

8.101111119.11,16

YI=TB；Y=rr+AB；Y=AB-

10.10011.23

13.514.低

二、选择题（共30分，每题2分）

三、判断题（每题2分，共20分）

四、综合题（共30分，每题10分）

1.解：（1）直值表（2分）（2）卡诺图化简（2分）

ABcz

0000

0011

0101

011X

1001

1011

1100

111X

（3）体现式（2分,(4)逻辑图（2分）

{Z=A8+AB+C=A^B+C

BC=O

2.解：Z（力、B、O=4加A伉仍（3C）+AC（济E）

:ABNABC+A%ABC

=/i+勿3+加弓+m?

=切1•加3•6•m7（4分）

4分）

1.当74LS161从0000开始次序计数到1010时,与非门输出“0”，清零信号到来,

异步清零。（2分）

2.该电路构成同步十进制加法计数器。（2分）

3.状态图（4分）

…7

4.Q1.Q2的波形各3分。cp^=&trLa5

On

一、填空题：（每空3分，共15分）

1.逻辑函数有四种表达措施，它们分别是（真值表、）、（逻辑图式）、（、逻辑

体现）和（卡诺图）。

2.将2023个“1”异或起来得到的成果是（0）。

3.由555定期器构成的三种电路也（施密特触发器）和（单稳态触发器）是脉冲H勺整形电

路。

4.TTL器件输入脚悬空相称于输入（高）电平。

5.基本逻辑运算有：（与）、（或）和（非）运算。

6.采用四位比较器对两个四位数比较时，先比较（最高位）位。

7.触发器按动作特点可分为基本型、（同步型）、（主从型）和边缘型；

8.假如要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器

9.目前我们所学的双极型集成电路和单极型集成电路的经典电路分别是（TTL）电路和

（CMOS）电路。

10.施密特触发器有（2）个稳定状态.，多谐振荡器有（0）个稳定状态。

11.数字系统按构成方式可分为功能扩展电路、功能综合电路两种；

12.两二进制数相加时,不考虑低位的进位信号是（半）加器.

13.不仅考虑两个一本位一相加，并且还考虑来自J氐位进位一相加的运算电路，称为全加器。

14.时序逻辑电路的输出不仅和_输入—有关，并且还与—电路初始状态有关。

15.计数器按CP脉冲的输入方式可分为一同步计数器—和—异步计数器—。

16.触发器根据逻辑功能的I不一样，可分为_SR______、_D、T、

____JK、____丁等。

17.根据不一样需要，在集成计数器芯片口勺基础上，通过采用.反馈归零法，预置数法，进

位输出置最小数法等措施可以实现任意进制的计数器。

18.4.一种JK触发器有，个稳态，它可存储0位二进制数。

19.若将一种正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡电路。

20.把JK触发器改成T触发器内措施是7=K=T。

21.N个触发器构成的计数器最多可以构成2的N次方进制的计数器。

22.基本RS触发器的约束条件是一SR=O.

23.对于JK触发器，若,=长，则可完毕T触发器时逻辑功能:若」=4，则

可完毕D触发器的逻辑功能。

二.数制转换(5分)：

1,(11.001)2=(3.2)16=(3.125)1o

2、(8F.FF)16=(10001111.11111111)2=()io

3、(25.7),0=(11091.1011)2=(19.B)16

4-»(4~1011B)原码=()反码=()补科

S、(―101010B)照科=(1OIO1O1)反科二(1010110卜网

三.函数化简题：(5分)

1、化简等式

Y=ABC+ABC+ABC

7=AB+AC+BC

y=㊉B)+ABC+ACD,给定约束条件为：AB+CD=0

2用卡诺图化简函数为最简朴的与或式(画图)。

y=^w(0,2,8,10)

四.画图题：(5分)

I.试画出下列触发器日勺输出波形(设触发器的初态为0)。（12分）

I.

2.已知输入信号X,Y,Z的波形如图3所示，试画出/nXyZ+XJZ+XYZ+XFZ

的波形。

xn_

v_n_n_

zJ__

图3波形图

五.分析题（30分）

1、分析如图所示组合逻辑电路的功能。

~He.

„y

B°&0__&o_?o

C&

2.试分析如图3所示的组合逻辑电路。(15分)

丫1

1).写出输出逻辑体现式；

2).化为最简与或式；丫2

图3

3).列出真值表；

4).阐明逻辑功能。

3.七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出

电路的状态转换图。(20)

计委攵灯水

CF*

4.74161构成的电路如题37图所示，分析电路，并回答如下问题

（1）画出电路的状态转换图（Q3Q2Q1Q0）；

（2）说出电路H勺功能。（74161口勺功能见表）

74161

LD

DO74161功能表

DIQ0

D2Q1CP工作状态

D3Q2置零

EPQ3O1

ETC8n预置数

RD保持

CPx

—保持（但c=o）

COUNTS?x

R计数

题37图

六.设计题：（30分）

1.规定用与非门设计一种三人表决用的组合逻辑电路图，只要有2票或3票同意，表决就

通过（规定有真值表等）。

2.试用JK触发器和门电路设计一种十三进制的计数器，并检查设计的电路能否自启动。（14

分）

七.（10分）试阐明如图5所示时用555定期器构成的电路功能，求出UT+、

UT-和AUT，并画出其输出波形。（10分）

图5

答案：

一.填空题

1.真值表、逻辑图、逻辑体现式、卡诺图;

2.0；

3.施密特触发器、单稳态触发器

4.高

5.与、或、非

6.最高

7.同步型、主从型；

8.积分型单稳态

9.TTL、CMOS;

10.两、0；

11.功能扩展电路、功能综合电路；

12.半

13.本位(低位)，低位进位

14.该时刻输入变量的取值，该时刻电路所处的状态

15.同步计数器，异步计数器

16.RS触发器，T触发器，JK触发器，T'触发器，D触发器

17.反馈归零法，预置数法，进位输出置最小数法

氏两，一

19.多谐振荡器

20.J=K=T

21.2n

22.RS=0

二.数制转换(10)：

1.(11.001)2=(3.2)16=(3.125)io

2、(8F.FF)lfl=(100011I1.11111111)2=(143.9960937)

3、(25.7).0=(11001.1011)2=(19.B)16

4、(+1011B)收码=(01011)即尸(01011)补明

(-101010B)原研=(1010101)1010110)补码

三.化简题：

1、运用摩根定律证明公式

反演律（摩根定律）:

2、画出卡诺图

00011110

00

nu、“24m\2加8

01m\加1。IY19

1163mrj加15fn\\

10ni2加6加14机10

_____

化简得y=AC+4)4