电工电子技术课件：集成时序逻辑电路的装调与检测

集成时序逻辑电路的装调与检测2.寄存器和移位寄存器1.二进制计数器、十进制计数器等常用计数器电路任务提出计数器广泛用于日常生活中的各种电子设备，比如计时器、计价器、计数器等，给人们的工作、生活和娱乐带来极大的方便。计数器是数字系统中常用的时序逻辑部件，它主要用于累计输入时钟脉冲的个数，还常用于分频电路和进行数字运算。本任务主要完成可逆循环彩灯控制器的装调。采用74LS193为同步十进制可逆计数器。74LS154为4-16线译码器，用74LS00两个与非门构成基本RS触发器，74LS193计数器对CP脉冲计数，计数结果送入74LS154译码器，译码器输出低电平使该输出端上的发光二极管点亮任务分析计数器累计输入脉冲的最大数目称为计数器的“模”，用M表示，如果M=10的计数器，又称为十进制计数器，它实际上为计数器的有效循环状态数。计数器的“模”又称为计数器的容量或计数长度。计数器的种类很多，特点各异。按计数中的触发器是否同时翻转，可分为同步计数器和异步计数器，按计数器的进制不同分为二进制计数器、十进制计数器和N进制计数器。本任务所涉及的发光二极管有16个，所以选用四位二进制可逆计数器，其原理如下：计数器工作前先清零，即计数器的状态为Q3Q2Q1Q0=0000。当第一个CP脉冲下降沿到来时，计数器状态为Q3Q2Q1Q0=0001。当第二个CP脉冲下降沿到来时，计数器状态为Q3Q2Q1Q0=0010。依此类推，当第十五个CP脉冲下降沿到来时，计数器状态为Q3Q2Q1Q0=1111。当第十六个CP脉冲下降沿到来时，计数器状态全部重新复位到Q3Q2Q1Q0=0000。以后，当CP脉冲下降沿到来时，计数器开始新的计数周期。本设计采用74LS193为四位二进制可逆计数器。基本功能如下：预置并行数据:当预置并行数据控制端LD为低电平时，不管CP状态如何，可将预置数P0P1P2P3置入计数器（为异步置数）；当LD为高电平时，禁止预置数。可逆计数:当计数时钟脉冲CP加到Cpu端且Cpu为高电平时，在CP上升沿作用下进行加计数；当计数时钟脉冲CP加到CPL端且为高电平时，在CP上升沿作用下进行减计数。本任务中当开关置1表明脉冲从74LS193的Cpu端输入，即加计数，计数器按0、1。。。。计数，输出端Q3—Q0输出相应的四位二进制数，作为74LS154的输入，74LS154是4-16线译码器，其输出的每个脚上分别接一个发光二极管，当计数从0到15时，输出分别为Y0。。。。Y15低电平，这样发光二极管就按顺序点亮，实现循环。如果输入计数脉冲从74LS193的Cpu端输入，则计数为减计数，发光二极管的顺序相反循环点亮。图3-4-1可逆循环彩灯控制电路图相关知识一、集成计数器及其应用目前生产出的各系列中规模集成计数器，一般分为同步计数器和异步计数器两大类。通常的集成芯片为BCD码十进制和四位二进制计数器，这些计数器功能比较完善，如有预置数、清除、保持、计数等多种功能，因此，通用性强，便于扩展，应用十分方便。常见的异步二进制计数器的集成器件有4位的74LS293、74LS393(双4位异步清除)、74HC293、74LS177、74LS197，7位的CC4024，12位的CC4040，14位的CC4060几种类型。常见的同步二进制计数器的集成器件有4位的74LS161与CC40161（直接清除）、74LS163与CC40163（同步清除）、74LS169（可预置可逆）、74LS191（可预置可逆）、74LS193与CC40193（可预置可逆），74LS569（可预置可逆三态）、74LS691（可预置直接清除三态）、74LS693（可预置同步清除三态）、74LS697（可逆直接清除三态）、CC4520（双4）、CC4526（减法）。常见的十进制计数器的集成器件有4位同步的74LS160与CC40160（直接清除）、74LS162与CC40162（同步清除）、74LS168（可预置可逆）、74LS190（可预置可逆）、74LS192与CC40192（可预置可逆）、74LS390（双4位）、74LS490（双4位）、74LS568（可预置可逆三态）、74LS690（可逆直接清除三态）、74LS692（可预置同步清除三态）、74LS696（可逆直接清除三态）。其它型号还有74LS176（可预置二—五—十进制）、74LS290（异步二—五—十进制）、74LS196（可预置二—五进制）、CC40102（可预置2位减法）、CC40103（可预置8位减法）。下面介绍两种中规模集成计数器。1.4位同步二进制计数器74LS16174LS161是一种功能较强的计数器，它除了具有二进制加法计数功能外，还具有预置数、清除、保持等功能。各引脚功能为：(a)引脚排列图(b)逻辑符号图3-4-2为集成计数器74LS161的外引脚排列图和逻辑符号。为异步清零端，低电平有效；为同步并行置数控制端，低电平有效；ET、EP为计数使能控制端；CP为时钟脉冲输入端；D0—D3为预置数的数据输入端；Q0—Q3为数码输出端；CO为进位输出端。1）功能简介下面结合功能表，分别讨论四个功能。①异步清零功能当=0时，不论其它控制端为何种状态，计数器的内容全部清除，即Q3Q2Q1Q0=0000。同样这种清零不需要时钟脉冲的同步作用，也属异步清零。②预置数功能当=1时，若预置数控制端=0，在CP脉冲上升沿到来时，计数器输出Q3Q2Q1Q0=D3D2D1D0，即将输入数据D3D2D1D0置入计数器中。③保持功能当==1时，只要EP、ET中有一个为0，则不论有无计数脉冲输入，计数器的状态都保持不变。而进位输出CO有两种情况，当EP=0、ET=×时，进位输出CO为保持不变；当EP=×、ET=0时，进位输出CO=0。=

表3-4-14位同步二进制计数器74LS161功能表④计数功能当==EP=ET=1时，在CP脉冲上升沿作用下，计数器作4位二进制加法计数。当计数到Q3Q2Q1Q0=1111时，进位输出CO=1，作为向高位的进位信号。在了解其逻辑功能的基础上，现在来理解逻辑符号中各引脚功能的含义。端的“”表示有极性的动态输入，要求低电平有效；M1表示置数，当=0时，M1=1，对应1、5D受影响；标识符5受C5影响，在CP上升沿时执行置数功能，D3D2D1D0向Q3Q2Q1Q0置数；CP动态输入符有标识符号串2、3、4+，表示M2、G3、G4均为1时，在CP上升沿时执行加法功能；当G3、G4内部有一个为0时，计数器处保持状态；当4CT=15时，表示CO受G4控制，在G4=1，计数到15时，CO=1，送出进位信号。“CTR4”表示4位同步计数器。2）用74LS161构成任意进制计数器集成计数器的定型产品必须有足够大的批量，因此，常见的集成计数器芯片只有几种应用面广的产品，如十进制、十六进制、7位二进制、12位二进制、14位二进制等，当需要其它进制的计数器时，就只能用已有的典型产品经过外电路的不同连接来得到。用74LS161构成任意进制计数器时，需要利用芯片外部的各种控制端，并通过外电路的不同连接，才能实现功能扩展。①采用置0复位法

②采用预置数复位法

图3-4-5用CO置最小数法构成十进制计数器

④采用级联法构成任意进制计数器如要构成16进制以上的计数器时，可采用级联的方法。例如用两片74LS161可获得1～256中的任一进制的计数器。图3-4-6为用级联法构成的60进制计数器，每片采用的是置零复位法。在联接电路时将低位的进位输出端CO接高位的使能端ET，这样当低位计数未计到1111时，其CO=0，使高位计数器处保持状态，不进行计数，只有当低位计数器计到1111时，CO才为1，才可允许高位计数计数。这样在下一个CP脉冲到来时，高位计数器计入一个数，同时低位清零，实现逢16进一。图3-4-6用级联法构成的60进制计数器除了采用级联置零复位法构成任意进制计数器外，也可采用级联进位输出置最小数法来实现。图3-4-7为用这种方法构成的125进制计数器。在图中只要将预置数置为28－125=131，即要求2D3、1D1、1D0接高电平，其余各置数端接低电平。2．二—五—十进制异步计数器74LS29074LS290是一种典型的异步计数器，它可实现二、五、十进制加法计数。其逻辑电路、逻辑符号和引脚排列图如图4-8所示。图3-4-7用级联法构成的125进制计数器电路由四个主从JK触发器和三个与非门组成。为了增加使用的灵活性，触发器F0独立构成二进制计数器，它以CP0为计数脉冲输入端，以Q0为输出端。触发器F1、F2、F3构成五进制计数器，它们以CP1为计数脉冲输入端，以Q3为输出端。若在芯片外部将Q0与CP1相连，并将CP0为计数脉冲输入端，则在Q3Q2Q1Q0获得8421码的十进制输出；若在芯片外部将Q3与CP0相连，并将CP1为计数脉冲输入端，则在Q3Q2Q1Q0获得5421码的十进制输出。1）功能简介74LS290的功能表如表3-4-2所示。下面结合功能表，分别讨论它的三个功能。①清零功能R0（1）、R0（2）是异步清零端，高电平有效。当R0（1）、R0（2）全为1时，而置9控制端S9（1）、S9（2）中至少有一个为0时，计数器实现清零。这种清零方法不需要时钟脉冲CP，因此为异步方式。②置9功能当S9（1）、S9（2）全为1时，不论其它控制端为何状态，计数器被置成9，即Q3Q2Q1Q0=1001。置9功能也是异步方式。③计数功能R0（1）、R0（2）和S9（1）、S9（2）中至少有一个为0时，计数器处于计数状态。究竟按什么进制计数，由外部接线情况决定。计数时在CP脉冲的下降沿“”有效。表3-4-2二—五—十进制异步计数器74LS290功能表CPR0（1）R0（2）S9（1）S9（2）

Q3Q2Q1Q0×110×0000×11×00000×××111001↓×0×0计数↓0×0×↓0××0↓×00×2）用74LS290构成任意进制计数器图3-4-8用74LS290构成6进制计数器利用74LS290的外部控制端，通过不同的连接方法，可构成任意进制计数器。一片74LS290可构成M≤10的计数器，两片74LS290可构成M≤100的计数器。采用置0复位法，将输出状态译成R01、R02所需的置0信号，即可构成任意进制计数器。现举例说明其应用。图3-4-9为用74LS290构成的6进制计数器。图中将Q0与CP1相连，由CP0输入计数脉冲，这就构成了8421码的十进制计数器。为了利用这个十进制计数器来构成6进制计数器，图中将S91、S92端接低电平，将R01、R02端分别接Q2、Q1端。当计数到0110时，计数器置0复位。因此计数器实际循环为0000～0101六个有效状态，跳过了0110～1001四个无效状态，构成模6计数器。图3-4-9用74LS290构成6进制计数器图3-4-10为用两片74LS290构成的48进制计数器。在图中高位和低位计数器仍接成8421码的十进制计数器，并将低位进位端Q3与高位CP0相连，然后将48所对应的输出状态译成两个芯片的置0信号。当计数到48个CP脉冲时，计数器的低位也就是十进制的个位，它的状态为1000（即8），而计数器的高位也就是十进制的十位，其状态为0100（即4），它们在48个CP脉冲输入后都置成0。这样就构成了M=48的计数器。3．二进制加/减可逆计数器所谓减法计数器是指每来一个CP脉冲信号，计数器的输出状态为减1操作。集成二进制计数器74LS193是加/减可逆计数器，具有加、减两个时钟脉冲输入端。集成二进制加减计数器1）74LS193的逻辑功能表3-4-3二进制加减可逆计数器74LS193逻辑功能表2）工作原理如果时钟脉冲从UP端输入，74LS193作加法计数。图3-4-1274LS193作加法时序图如果时钟脉冲从DOWN端输入，74LS193作减法计数。图3-4-1374LS193作减法时序图3）二进制可逆计数器74LS193加法计数功能测试

①关闭直流稳压电源开关，将74LS193插入面包板。②将+5V电压接到IC的管脚16，将电源负极接到IC的管脚8。③将手动脉冲信号发生器连接+5V电源，脉冲信号输出线连接UP（脚5）。④用插接线将输出端Q3～Q0和进位端CO（脚12）连接电阻与LED串联电路。⑤DOWN端及数据输入端D3～D0悬空。⑥检查无误后接通电源。⑦用插接线将异步清零端CR（脚14）接高电平，清零后接低电平。⑧手动发出时钟脉冲，在每个脉冲信号的上升沿时刻，计数器作加1操作，输出端状态依次显示为“0000～1111”。⑨观察进位信号CO出现的时刻。4）二进制可逆计数器74LS193减法计数功能测试①关闭直流稳压电源开关，将74LS193插入面包板。②将+5V电压接到IC的管脚16，将电源负极接到IC的管脚8。③将手动脉冲信号发生器连接+5V电源，脉冲信号输出线连接DOWN（脚4）。④用插接线将输出端Q3～Q0和进位端BO（脚13）连接电阻与LED串联电路。⑤UP端及数据输入端D3～D0悬空。⑥检查无误后接通电源。⑦用插接线将异步清零端CR（脚14）接高电平，清零后接低电平。⑧手动发出时钟脉冲，在每个脉冲信号的上升沿时刻，计数器作减1操作，输出端状态依次显示为“1111～0000”。⑨观察借位信号BO出现的时刻。二、十进制计数器由于人们习惯于十进制计数规则，因此许多计数器产品是十进制计数器，通常十进制计数器输出为8421BCD码，当计数至第十个时钟脉冲时，十进制计数器的输出要从“1001”跳变到“0000”，完成一次一位十进制计数循环。集成十进制计数器74LS192是加/减可逆计数器，具有加、减两个时钟脉冲输入端。1．集成十进制加减计数器2．十进制加减可逆计数器74LS192逻辑功能表表3-4-374LS192逻辑功能表图3-4-13十进制加、减计数器74LS192