基于HHGRACE 90nmBCD工艺COMP模块版图设计及验证

绪论1.1课题研究的背景，内容及意义在这个信息化的社会中，集成电路已经起到了不可被替代的作用，计算机、电视机、手机、网站、取款机等等，数不胜数。除此之外在航空航天、医疗卫生、交通运输、武器装备等许多领域，几乎都离不开集成电路的应用[1]，它已经成为了各个行业实现信息化、智能化的基础；集成电路版图设计是电路设计与集成电路工艺之间必不可少的设计环节[2]。集成电路版图设计是将电路工程师所设计研究的电路，进过版图工程师所画的版图，准换为在工艺制造工程中机器加工所读的电路，也可以经过版图的布局与匹配设计，来解决一些电路转换为实际用到的芯片中，工艺上产生的一些不可避免的因素，从而是电路从生产到应用上正常运作与输出所想得到的信号或波形，所以集成电路的版图设计有很大的研究意义。1.2IC版图设计简介版图是将虚拟的逻辑电路转换为工艺生产所需要的电路图。跟生产的厂商所提供的工艺文件，按照所设计的电路，经过布局、匹配和布线等版图设计，设计出初步的版图后，将其版图进行DRC、LVS验证，更改在工艺中无法达到的要求或逻辑上出现的错误，随后提取所绘制版图的一些参数，例如寄生参数，再一次通过版图工程师对其版图进行修改，来解决一些工艺制造上会带来的一些参数，提高实际生产出来电路的性能和降低功耗等等，最后达到要求后生成工艺制造所需要的的版图文件，完成其版图设计。1.3Cadence软件概述Cadence软件是一个性能与功用都很强大的一个系统工具，它含有很多种功能模块，例如数字、模拟及混合电路仿真，原理图输入，自动布局布线等功能；Cadence软件也是一个大型的EDA软件，它甚至能够实现电子设计的方方面面，其中包含FPGA设计、ASIC设计以及PCB板设计等；Cadence软件更是在仿真，电路图设计，自动布局布线，版图设计及验证等方面有着绝对的优势。1.4COMP模块总体设计思路本次毕业设计所绘制的COMP模块包含39个PMOS管，33个NMOS管，57个电阻，4个电容；按照电路图绘制版图，首先将电路图分为两个电流镜模块、电阻模块、两个差分对模块、门电路模块以及其他单个器件模块，将这7个模块分别设计再进行模块的汇总，进行合理的布局和布线，在绘制完成后对其进行DRC与LVS的验证，以确保所绘制的版图可以正确的以代工厂所要求的工艺精度下完成对芯片的制造。1.5论文组织与架构本文从第一章绪论、第二章比较器组成结构原理和应用、第三章COMP电路元件模块的版图设计、第四章比较器COMP总体版图布局布线设计、第五章比较器的验证以及结论等模块对所设计的比较器电路版图进行分析，完成对比较器电路模块的版图绘制以及验证。

2比较器组成结构原理和应用2.1比较器组成结构简介比较器(VoltageComparator)它的引脚是由+输入引脚、-输入引脚、正侧电源引脚、负侧电源引脚、输出引脚等5个引脚所组成的，如图2.1所示；比较器电路工作室通过使用任意一个输入引脚为基准引脚来使电压固定，再将放大该基准电压与输入另一个引脚的电压间的差，进行输出。图2.1比较器结构电路图2.2比较器的基本原理比较器是将一个模拟电压信号和一个基准电压相进行比较的电路；比较器，如图2.1所示，当第一个输入引脚与第二个输入引脚输入的信号分别为模拟信号时，输出的结果则为数字信号0或1，当两个输入引脚电压有所改变时，输出信号保持不变。比较器是将两种不同的输入信号输入到比较器内部中，将这两种不同的信号进行比较，比较两种不同信号的大小、顺序等，最后从而获得想要比较的信息或者想要得到的信号2.3比较器的基本应用比较器的作用是对两个输入引脚所输入的两种信号进行大小等逻辑关系的排列以及比较，以上所述的功能就是比较器所能执行的功能。比较器将一个模拟电压信号与一个基准电压相比较，并且比较器可以将不同波形的信号转化为不同电路中所需要的模拟信号与数字信号，它可以为数字电路与模拟电路提供所需要的信号以及可以为其他电路提供不同的波形。3COMP电路元件模块的版图设计3.1概述我所研究的比较器是由电流镜、五管差分比较器、反向器、或非门、电容电阻以及施密特触发器等器件所组成，如图3.1所示，电源电压为5V，电流镜的输入电流为1uA，为上部分比较器电路提供550毫伏的电压，比较器输出为655毫伏的电压值，电流镜为下部分电路提供一个400毫伏到750毫伏的三角波，其周期为2u，施密特触发器起到一个迟滞作用，使所需要的数据更准确。标准单元，也被称作宏单元，它是整个版图设计的基础，它是将电路设计中可能遇到的所有基本逻辑单元绘制成版图，并按照最佳的外形尺寸进行设计，精致绘制后存入单元库中；实际设计的电路中，只需要从单元库中将所需要的元件版图调出来，再按照一定的规则进行拼接，留出规则的、宽度可调的布线通道，就可以顺利的完成整个的版图设计工作。图3.1比较器结构电路图3.2MOS管的绘制3.2.1绘制PMOS管PMOS管，做在N阱上，沟道为N型，源级漏极为P型；如图3.2所示90nm工艺层次包括：栅极（POLY），金属层（M1），N阱（NW），P阱（PW），过孔（CT），有源区（ACT），P+注入（PPLUS），阻挡层（NBL）,高压层（HVID）,TGO2；如图3.3所示图3.2PMOS管剖面图（a）PMOS版图结构示意图（b）90NM工艺PMOS版图图3.3NMOS管版图3.2.2绘制NMOS管NMOS管，做在P衬底上，沟道为P型，源级漏极为N型；如图3.4所示90nm工艺层次包括：栅极（POLY），金属层（M1），N阱（NW），P阱（PW），过孔（CT），有源区（ACT），N+注入（NPLUS）,P+注入（PPLUS）,阻挡层（NBL）,高压层（HVID）,TGO2；如图3.5所示图3.4.NMOS管剖面图（a）NMOS版图结构示意图（b）90NM工艺NMOS版图图3.5NMOS管版图3.3传输门版图设计3.3.1绘制反向器反相器：反相器可以将输入信号的相位反转180度，这种电路通常应用在模拟电路中，例如音频放大，时钟振荡器等；因此在电子线路设计中，常常要使用到反相器。下图为反向器的电路图，如图3.5所示，以及反向器的版图，如图3.6所示。图3.6反相器电路图图3.7反相器版图3.3.1绘制二输入或非门或非门:或非门(NORgate)是数字逻辑电路之中的基本元件，它具有完成逻辑或非功能的作用；当输入为低电平时，输出为高电平；输入为高电平时，输出为低电平，体现了逻辑功能的正确性【3】。下图为二输入或非门的电路图，如图3.7所示，以及二输入或非门90nm工艺的版图，如图3.8所示。图3.8二输入或非门电路图图3.9二输入或非门版图3.3.1绘制施密特触发器施密特触发器是一个包含正反馈的比较器电路，其工作原理是，给其电路一个输入电压信号，当这个信号比所给的阈值电压高，那个这个信号所输出的就是一个高信号；反之，当给这个电路一个输入电压比较低的时候，那么那他的输出信号就是一个比较低的信号；但是当给这个电路所输入的信号在阈值电压之间的时候，它所得到的输出信号是不会发生改变。那么根据上述分析，施密特触发器可以所示当所输出的信号是由高电位转换为低电位的时候，或者是由低电位转换为高电位的时候，他们所对应的阈值电压是不同的。一旦输入信号发生很大的变化时，输入才会发生改变，反之是不会发生改变。从本质上来说，施密特触发器是一种双稳态多谐振荡器（《基于单片机的车速检测系统设计》2014作者：杨帆）；施密特触发器在电路中起到一个迟滞的作用；下图为施密特触发器的电路图，如图3.10所示，以及施密特触发器90nm工艺的版图，如图3.11所示。图3.10施密特触发器电路图图3.11施密特触发器版图3.4差分对版图设计差分电路具有很多的优点：具有很高的增益、抗电磁干扰能力强、抗电源噪声能力强、抗地噪声能力高、抑制偶次谐波等。下图为差分对的电路图，如图3.12所示，以及差分对90nm工艺的版图，如图3.13所示图3.12差分对电路图图3.13差分对版图3.5电流镜版图设计给定一个参考的电流源，使其生成一路或者多条路的输出电流，为其他电路提供电流，并且输出电流与参考电流源成比例关系。下图为电流镜电路图，如图3.14所示，以及电流镜版图，如图3.15所示。图3.14电流镜电路图图3.15电流镜版图3.6电阻版图设计电阻的选择会使电路的性能产生巨大的影响，电阻是一个用来提供明确或者可以控制的电阻值的器件，大部分的工艺中都提供了多种并且不同的电阻用来进行选择，有些材料适合用来制作高阻值的电阻，有些材料适合用来制作低阻值的电阻；不同的材料所制作的电阻它的精度以及温度特性都会有较大的不同，电路设计以及版图设计都需要对每个电阻进行合适的选择；以下是我在90nm工艺中所选取的电阻，如图3.16所示；以及所绘制电阻的版图，如图3.17所示。图3.16电阻电路图图3.17电阻版图3.7电容版图设计电容是一个以电场能的形式储存点能量的器件，它是由两个金属极，中间夹有绝缘介质所构成，其种类也分为很多种，例如布线电容、MOS电容等，不同的电阻在电路中所起到的作用也是不相同的，在此次绘制版图中我所采用的是一种MOS电容，MOS管构成电容的主要原因，将栅极作为电容的上极板，衬底、源极和漏极短接形成一个板子的时候作为电容的下极板，从而有了电容的上极板与下极板，从而将一个MOS管转换为一个MOS管电容，其MOS管最大的优点在于，在版图设计中会节省很大部分的面积，从而节省成本，提高版图的性能与降低版图所需要的功耗。图3.18电容电路图图3.19电容版图4比较器COMP总体版图的布局布线设计4.1版图的分层版图的分层设计是将一个极其复杂的集成电路系统的设计问题分解成复杂性较低的设计级别，同时也可以将这个较低的设计级别分解成更低的设计级别；这样的分解可以一直持续使其成为复杂性足够低的一个设计级别，即可以想当简单的由最低级设计出来的单元逐级组织行程复杂的系统，一般来讲，设计级别越高，它的抽象程度就越高；设计级别越低，它的细节就越具体。电路版图有四种基本分层类型：（1）导体：能够传输信号电压的层都称为导体层，扩散区，金属层，多晶硅层以及阱层等都属于此类。（2）隔离层：隔离层是用于隔离的层，它的垂直方向和水平方向将各个导电层相互隔离开，无论在垂直方向还是水平方向都需要隔离，来避免产生短路现象。（3）接触和通孔：用于确定绝缘层上的切口。（4）注入层：并没有明确的规定一个新的分层或者接触而失去定制或者改变已经存在的导体的性质。4.2版图的设计规则版图的设计规则是根据不同生产厂商根据不同的工艺要求所设定的一些版图设计规则，其中包括金属间的间距，金属的最小宽度与最大宽度等等，所以在设计版图过程中，要求设计师严格按照设计规则进行设计，来保证后续生产厂商生产过程中的顺利进行。设计规则的含义：其中设计规则每个工艺有着不同的设计规则，其中包括线宽、覆盖、露头、间距、凹口、面积等规则，本次课题才用的是HHGRACE90nm的工艺，跟以往所用的工艺有所不同，所以在开始绘制版图前对其所提供的设计规则进行学习。制定规则的目的是为了使芯片尺寸在尽可能小的情况下，避免因为线条的宽度偏差以及不同层板套准偏差带来的影响，尽可能地提高芯片制备的成品率。1.金属1-2层设计规则90nm工艺金属1-2层所遵循的设计规则如表1以及图4.1所示。表1.金属1-2层设计规则MetalVIAx(x=1-2)项目符号间距A.MetalVIAx的最大宽度和最小宽度s10.130B.MetalVIAx到MetalVIAx的最小空间d10.170C.如果邻近的VIA≥3，MetalVIAx到MetalVIAx的最小空间(<0.18um的距离)d20.170D.MetalVIAx到MetalVIAx的最小对角线空间d30.170E.MetalVIAx区域下METALx-1区域的最小重叠度d40.005F.对于位于90度角的VIAx，如果一侧VIAx重叠<0.05um，则相邻一侧金属重叠d50.050G.对于产量稳定的考虑，不建议使用堆栈>4单一ViaxH.不允许旋转45度角注：如果需要最小金属空间，请使用d3作为Mvia1/2的最小空间图4.1金属1-2层设计规则图解表2.金属2-3层设计规则金属2-3层设计规则(最高只用到金属第三层)90nm工艺金属2-3层所遵循的设计规则如表2以及图4.2所示。项目符号间距A.T4VT2的最大宽度和最小宽度s10.330B.T4VT2到T4VT2的最小空间d10.320C.如果邻近VIA≥3，T4VT2到T4VT2的最小空间(<0.56um距离)d20.500D.T4VT2到T4VT2的最小对角线空间d30.500E.T4VT2区域下金属顶1区域的最小重叠d40.030F.对于位于90度角的VIA，如果一侧VIA重叠<0.05um，则相邻一侧的金属重叠d50.080图4.2金属2-3层设计规则图解4.3版图的匹配规则版图设计既被称为设计，也被称为艺术它的核心思想是通过电路设计（差分输入、差分输出等设计）或者版图设计（对称、电阻电容的串并联技巧等）将工艺的波动、电源电压的波动等降低到最小的程度，而为了使其达到这种程度，在版图设计种使用了大量的对称、匹配等方法和技巧。匹配是为了使所有的图形尽量理想化，要匹配的器件被相同因素并以相同的方式影响，把器件以一个公共点中心围绕放置称为共质心布置，将器件放在一条直线上对称放置也可以看做是共质心技术，共质心技术在减少集成电路中存在的热或工艺的线性梯度影响是非常有效的。匹配的方法：（1）需要进行匹配的器件之间尽量挨近，因为芯片在不同的位置工作环境也会不同，例如温度等；（2）应该使需要进行匹配的器件方向保持一致；（3）尽量选择单位器件进行匹配，例如电容电阻，选择一个中间值作为电容或电阻，串或并联得到其他的电容或电阻；并使单位电容电阻之间靠近摆放并使其方向保持一致，这样它们的相对匹配精度较好；（4）摆放采用叉指型结构匹配；（5）虚拟器件（dummy）：使器件的中间部位与其边缘部位所处的环境一致，使其进行刻蚀时不会使器件自身的不同部位不匹配；（6）摆放要保证对称性；布局采用轴对称；布局采用四角交叉；缓解热梯度效应和工艺梯度效应的影响；连线时同样也要注意对称性：同一种金属层，相同数量的通孔，同样长度的金属线；器件与模块之间都要尽量使所有东西呈对称布局；（7）信号线匹配差分信号线要彼此靠近并且保持相同的长度；寄生效应，延迟时间常数，信号上升、下降的时间都应该相同；（8）器件尺寸的选择器件的宽度应该相同；器件所选用的尺寸要尽量大一些，使工艺刻蚀偏差所占的比例尽量小；4.3.1MOS管的匹配MOS管在进行匹配时要采用尺寸相同的管子，并使其尽量紧凑、方向相同的进行摆放，采用共质心的原则对MOS管进行排列、布线，如图4.3所示。图4.3MOS管匹配DUMMY管可以使器件边缘所处的条件与器件内部相同，DUMMY管短路达到减小寄生的作用4.3.2轴对称匹配器件在摆放时要采用抽对称的方式进行摆放，如图4.4所示，可以是器件的匹配性更好。图4.4轴对称匹配4.3.3金属连线匹配在对器件进行金属布线时也需要采用对称的原则进行布线，如图4.5所示。图4.5金属连线匹配4.3.4多个MOS管的匹配将MOS管拆成具有相同数目的finger，采用共质心的排列方式进行匹配，如图4.6所示。图4.6MOS管的匹配4.3.5中心对称在器件进行多排布局时，要尽量使器件形成中心对称，如图4.7所示，使其更加具有匹配性。图4.7中心对称4.3.6具有相同的节点时在器件具有相同的节点时，可以将器件的相同节点进行合并，如图4.8所示。图4.8具有相同节点4.3.7电阻的匹配电阻在进行匹配的时候需要采用单位电阻，并采用叉指结构，如图4.9所示。图4.9电阻的匹配4.4版图中的闩锁效应（Latchup）4.4.1闩锁效应定义闩锁效应一般是指在MOS管中，PNP或者NPN中，P与N之间很容易形成三极管，从而形成一个低阻的通道，当电源VDD接入后，通过所产生的低阻通道，达到GND，从而使其MOS管短路会产生一个较大的电流，从而导致芯片无法正常工作。如图4.10所示。4.4.2闩锁效应产生的原因（1）芯片在刚开始工作时VDD变化导致nwell和Psub之间的寄生电容中产生很大的电流，从而导致闩锁效应的产生；（2）当I/O电路的信号变化超出VDD至GND的范围时，会有很大的电流在芯片中产生；（3）ESD静电加压，可能会在保护电路中引入少量带电载流子到well或者sub中；（4）当很多个驱动器件同时运作时，负载过大使电源和地线突然产生变化（5）Well侧面的漏电流过大图4.10闩锁效应4.4.3消除闩锁效应的方法（1）避免在电阻材料中，比如扩散区或者多晶硅中，进行电源线布线（特别是连到衬底或者TUB接触孔的电源线，。保持电源节点在金属中；（2）把衬底和TUB接触孔放置在不同类型晶体管之间，此外，要使衬底接触孔和带阱的晶体管之间的距离最小化，反之亦然。例如，如果PMOS晶体管在一个N阱中，那么就把P型衬底接触孔和PMOS晶体管放的尽可能靠近。在N型TUB（阱）接触孔和NMOS晶体管之间采用同样的逻辑；（3）使衬底和TUB接触孔的数量尽量最大化；（4）使衬底和TUB接触孔之间的距离尽量最小化；（5）保证整个芯片上的衬底和TUB接触孔能够达到均匀覆盖；（6）使用连续的条状或者带状衬底和TUB接触孔。这种技术在形式上称为保护环，尤其是指这一带状接触孔完全围绕在晶体管区域周围的时候；（7）把同类型晶体管分放在一起，以避免由于需要防范很多不同区域的问锁效应而带来的工作消耗内部电路尽可能远离外部PAD区域放置；（8）在衬底或阱区与晶体管源端的电势不同的区域，尤其要注意问锁效应。4.5版图中的天线效应4.5.1天线效应定义天线效应是指多晶硅在采用反应离子刻蚀RIE的过程中，由于反应离子刻蚀RIE反应室多达2000多伏的高压而在多晶硅栅上积累电荷，如果多晶硅栅的面积较大，电荷的积累就会越多，从而产生相应的电压，从而使栅氧化层被破坏并导致晶体管失效。4.5.2天线效应的解决方法方法一：金属跳层（1）可以通过将栅条分成较小的模块的方式，减少每个模块上产生的电压，然后再用金属将分开的栅连接起来。（2）如果是金属层，可以使用更高一层的金属来割断本层的大面积金属，从而减小本层的金属面积。方法二：用PN结将其电荷引入衬底在标准单元的输入处增加钳位二极管，也称为NAC（NetAreaCheck,网络节点区域控制）钳位二极管；在设计标准单元的时候，必须要保证任何的输入都被下拉，即受到保护，钳位二极管对任何有害的电压都可以形成对衬底的通路，确保栅能与扩散区连接。4.6版图中的寄生效应4.6.1寄生效应的产生两种材料之间会产生寄生电容；电流流过的地方会产生寄生电阻；高频电路导线具有寄生电感；器件自身就会有寄生效应。4.6.2寄生电阻每一根金属线上都存在寄生电阻。减小寄生电阻的方法：（1）加大金属线的宽度，减小金属线的长度；（2）假如金属线太宽，能够用使用多层金属并联走线的方式，来减少寄生电阻的产生。4.6.3寄生电容寄生电容的产生是因为电路中的电子元件之间或者电路模块之间，因为彼此之间相互接近所构成的电容，寄生电容是寄生元件，是不能防止的，同时也是在设计时不希望得到的电容特性，寄生电容经常会造成杂散振荡。减小寄生电容的方法：（1）使敏感信号线尽量更短；（2）选择较高层的金属走线：最高层的金属，和衬底的距离最大，单位面积的电容最小；（3）使敏感信号线之间有较大的距离；（4）尽量不要在较长距离同时走线；（5）尽量不要在电路模块上走线；（6）要绕开敏感节点。4.7比较器总体版图的布局与布线设计

1.比较器电路模块金属1层布局布线2.比较器电路模块金属2层布局布线3.比较器电路模块整体布局布线5比较器版图验证5.1版图验证的概述版图设计的过程是需要遵循一定的规则的，否则设计的版图代工厂不具备加工能力，所设计的芯片也是无法被制造出来的，版图设计中所遵循的规则通常称为设计规则（Designrule）,在版图设计的过程中需要不断地进行设计规则的检查，这个过程就称为DRC验证（Designrulecheck）,只有符合设计规则的版图，才可以确保芯片