2025年集成电路制造试卷及答案

2025年集成电路制造试卷及答案一、单项选择题（每题2分，共20分。每题只有一个正确答案，错选、多选均不得分）1.在14nmFinFET工艺中，栅极长度Lg的缩小主要受限于下列哪一项物理效应？A.短沟道效应（SCE）B.漏极诱导势垒降低（DIBL）C.栅极漏电流（Gateleakage）D.量子隧穿效应（QTE）答案：B解析：DIBL使阈值电压随漏压升高而下降，是FinFET栅长缩小的首要瓶颈；SCE虽相关，但FinFET三维结构已大幅抑制；栅漏与隧穿为更高阶效应。2.下列哪种清洗液对去除CuCMP后表面有机残留最有效且对lowk损伤最小？A.稀HF（0.5%）B.臭氧水（DIO₃，5ppm）C.羧酸系螯合剂（pH≈4.5）D.标准RCA1（NH₄OH/H₂O₂/H₂O）答案：C解析：羧酸可螯合Cu²⁺且pH接近中性，对多孔lowk（k≤2.4）侵蚀速率<0.2nm/min；臭氧水虽去有机但易氧化lowk；RCA1高pH会增大k值。3.在EUV光刻中，下列哪一项是“随机缺陷”（stochasticdefect）的最直接表征手段？A.暗场散射仪（Darkfieldscatterometry）B.电子束复检（ebeamreview）C.光刻胶酸扩散长度（BLM）D.局部临界尺寸均匀性（LCDU）答案：D解析：LCDU直接量化线边粗糙度（LER）与局部缺失/桥接概率，是随机缺陷的统计体现；ebeamreview为事后观察，非直接表征。4.当采用SAQP（自对准四重图形）技术时，最关键的刻蚀步骤是：A.第一重芯轴（mandrel）刻蚀B.第二重侧墙（spacer）刻蚀C.第三重芯轴去除D.第四重侧墙刻蚀答案：A解析：第一重芯轴的线宽/侧壁粗糙度将按1:2比例传递到最终四重图形，任何偏差会被后续步骤放大；后续步骤主要起“复制”作用。5.在3DNAND垂直通道（VC）工艺中，用于形成多晶硅通道的最常用沉积方法是：A.LPCVDSiH₄625°CB.PECVDSiH₄400°CC.RTCVDSiH₂Cl₂550°CD.ALDSiH₂Cl₂400°C答案：A解析：625°CLPCVD可获得大晶粒、低电阻率多晶硅，且对ONO堆叠层热预算可接受；ALD沉积速率过低，PECVD晶粒小、缺陷多。6.下列哪一项最能直接反映Cu互连电迁移（EM）寿命的“快评估”结果？A.布莱克方程（Black’sequation）n值B.电阻漂移（ΔR/R₀）>5%时间C.晶向（111）/（200）比例D.电子散射平均自由程答案：B解析：ΔR/R₀>5%为失效判据，通过加速测试外推寿命；n值需长期统计，晶向与散射为间接因子。7.在GaAsHBT器件中，发射极金属常用Ni/AuGe/Ni，其主要作用是：A.降低接触电阻并形成n⁺表面B.抑制Au向GaAs扩散C.提高金属堆叠应力缓冲D.增强抗电迁移能力答案：B解析：Ni层作为扩散阻挡层，防止Au在400°C合金时形成深能级缺陷；接触电阻主要由Ge掺杂决定。8.当使用KrF（248nm）光刻胶进行90nm孤立孔光刻时，最佳光学邻近修正（OPC）模型必须包含：A.矢量成像+3D光刻胶模型+酸扩散B.标量成像+2D光刻胶模型+酸扩散C.矢量成像+2D光刻胶模型+PEB动态D.标量成像+3D光刻胶模型+PEB动态答案：A解析：孤立孔在高NA（>0.75）下矢量效应显著，3D光刻胶模型可预测顶部圆化与底部footing；酸扩散决定有效孔径。9.在7nm节点，采用Co填充中段（MOL）接触孔，其优势不包括：A.电阻率比W低40%B.抗电迁移能力比Cu高C.可采用低温ALD（<350°C）D.与TiN粘附层热膨胀匹配答案：B解析：CoEM能力优于W但远逊于Cu；其余均为Co在MOL的实际优势。10.下列哪种缺陷最可能在Cu双大马士革CMP后产生“鼠咬”（mousebite）？A.研磨液中Al₂O₃颗粒>150nmB.研磨垫表面粗糙度Ra>15μmC.低k材料断裂韧性<0.2MPa·m⁰·⁵D.Cu/低k界面剪切应力>60MPa答案：D解析：界面剪切应力高导致lowk在Cu边缘被“撕掉”形成缺口；颗粒与垫粗糙主要产生划痕；断裂韧性低为必要条件而非直接原因。二、多项选择题（每题3分，共15分。每题有两个或两个以上正确答案，多选、漏选、错选均不得分）11.关于EUV光刻胶中金属氧化物（如ZrO₂）纳米颗粒的作用，正确的是：A.提高对13.5nm吸收截面B.降低酸扩散长度C.增加曝光后烘烤（PEB）灵敏度D.抑制光刻胶塌陷答案：A、B、D解析：高原子序数元素提高吸收；颗粒表面羟基可捕获酸，降低扩散；颗粒作为“骨架”提高模量，减少细线粘连塌陷；灵敏度通常降低。12.在FinFET源/漏外延SiP中，为了获得高P掺杂（>1×10²¹cm⁻³）且低缺陷，可采取：A.降低外延温度至550°CB.引入HCl原位刻蚀循环C.采用PH₃脉冲掺杂D.在H₂氛围下快速退火答案：B、C解析：HCl循环去除表面氧化物与缺陷；PH₃脉冲可提高P并入率；低温反而降低P溶解度；H₂退火会驱出P。13.下列哪些手段可有效抑制3DNAND堆叠过程中的“翘曲”（warpage）？A.采用应力梯度<10MPa·μm⁻¹的PECVDSiNB.在每8层插入高压缩应力SiO₂C.使用650μm厚晶圆D.采用低温（<400°C）ALDSiO₂答案：A、C解析：低应力SiN与加厚晶圆可降低翘曲；插入压缩SiO₂会引入反翘；低温ALD应力低但沉积效率差，非直接抑制手段。14.在CuCMP后清洗中，为防止Cu表面“点蚀”（pitting），可添加：A.苯并三氮唑（BTA）B.柠檬酸C.甘氨酸D.硅烷偶联剂答案：A、B解析：BTA形成CuBTA保护膜；柠檬酸螯合Cu²⁺降低局部电池腐蚀；甘氨酸为络合剂但缓冲能力弱；硅烷用于lowk表面改性。15.关于DSA（定向自组装）工艺缺陷，下列哪些属于“动力学缺陷”？A.位错（dislocation）B.桥接（bridge）C.孔洞（vacancy）D.层错（linedisclination）答案：A、C、D解析：位错、孔洞、层错为链段未充分扩散导致；桥接多为化学计量或显影残留，属“化学缺陷”。三、判断题（每题1分，共10分。正确打“√”，错误打“×”）16.在28nm节点，使用SiON栅介质的栅漏电流比HfO₂高两个数量级。答案：√解析：SiONEOT≈1.2nm时Jg≈1×10⁻²A/cm²，HfO₂EOT≈0.9nm时Jg≈1×10⁻⁴A/cm²。17.采用低温Cu（<200°C）溅射可直接填充40nm6:1深宽比通孔。答案：×解析：低温Cu溅射台阶覆盖差，需先沉积TaN/Ta阻挡+Cu种子，再电镀填充。18.在FinFET中，将fin宽度Wfin从8nm缩小到5nm，亚阈值摆幅（SS）会减小。答案：√解析：Wfin减小→栅控增强→表面势垒更陡，SS下降约5mV/dec。19.对于EUV光刻，增加光源功率可直接降低随机缺陷密度，且呈线性关系。答案：×解析：随机缺陷∝1/（剂量×光斑面积），需增加剂量而非功率本身；功率提高可降低曝光时间，但非线性。20.在3DIC中，采用CuSn微凸点（μbump）时，Sn厚度>5μm会显著降低热疲劳寿命。答案：√解析：厚Sn形成过多Cu₃Sn脆性相，热循环应力集中，寿命下降30%以上。21.使用臭氧水清洗TaN表面可提高Cu与TaN的粘附力。答案：×解析：臭氧氧化TaN形成Ta₂O₅，界面氧含量升高，粘附力下降；应使用Ar/N₂等离子体还原。22.在GaNHEMT中，SiN钝化层采用PECVD优于ICPCVD，因为前者氢含量更低。答案：×解析：ICPCVD氢含量更低（<5at.%），可抑制电流崩塌；PECVD氢高（>20at.%）。23.对于7nm节点，采用Ru作为MOL接触金属，其势垒高度比Ti低0.2eV。答案：√解析：Ru/nSi势垒≈0.55eV，Ti/nSi≈0.75eV，差值≈0.2eV。24.在FinFET中，将栅极堆叠由polySi/SiON替换为TiN/HfO₂后，平带电压正向移动0.4V。答案：×解析：TiN功函数≈4.7eV，polySi≈5.2eV，平带电压负向移动。25.采用超临界CO₂干燥可显著减少EUV光刻胶图案塌陷，因为表面张力接近零。答案：√解析：超临界CO₂无气液界面，毛细力≈0，塌陷概率下降90%。四、填空题（每空2分，共20分）26.在14nmFinFET中，为实现Ioff<100nA/μm，findoping浓度需低于________cm⁻³，同时栅极功函数需接近________eV。答案：5×10¹⁷；4.75解析：低沟道掺杂抑制阈值漂移；4.75eV对应TiAlC功函数，满足nMOS要求。27.当采用SAQP技术，目标多晶硅栅节距为20nm时，第一重芯轴节距应为________nm，侧墙厚度为________nm。答案：80；20解析：SAQP放大倍率4×；侧墙厚度=目标节距。28.在CuCMP中，为提高低k（k=2.4）剥离强度，常在其表面沉积一层________nm的________材料作为过渡。答案：5；SiCN解析：SiCNk≈5，但可提供高剥离能>5J/m²，且与Cu粘附良好。29.EUV光刻胶中，酸扩散长度（LD）需控制在________nm以内，以满足________nm节点LCDU<1.5nm。答案：5；3解析：LD≈5nm时，LCDU≈1.3nm，满足3nm节点要求。30.在3DNAND中，若堆叠层数达到256层，晶圆翘曲度需<________μm，否则将导致________曝光失焦。答案：50；扫描场边缘解析：50μm为扫描仪焦深预算±25μm；边缘失焦造成CD漂移>10%。五、简答题（每题8分，共24分）31.简述FinFET中“翼形扩散”（wingeddiffusion）的形成机理及其对器件性能的影响。答案与解析：形成机理：源/漏外延SiGe或SiP时，沿fin侧壁{110}面横向生长速率高于{100}顶面，形成“翼”状扩展；高温驱入（>950°C）使掺杂剂横向扩散加剧。影响：①翼形区与栅极重叠增加，导致栅漏交叠电容Cgd升高≈15%，降低AC性能；②翼形区电场集中，热载流子注入（HCI）增强，寿命下降≈30%；③翼形区应力方向改变，使pFET空穴迁移率提升被部分抵消（<5%）。抑制方法：①降低外延温度至650°C；②采用“凹陷”fin预刻蚀，使翼形区低于栅极底部；③引入碳共掺杂抑制扩散。32.说明Cu双大马士革工艺中“侵蚀”（erosion）与“凹陷”（dishing）的区别，并给出量化测试方法。答案与解析：区别：侵蚀指密集阵列区Cu与lowk同时被磨低，呈“整体下凹”；凹陷指宽Cu线中心相对边缘磨低，呈“碟形”。量化：①侵蚀：使用AFM扫描10×10μm阵列区，测得Cu/lowk平均高度差ΔH，侵蚀=ΔH×阵列占空比；②凹陷：使用触针式轮廓仪横跨>100μm宽Cu线，测中心与边缘高度差Δd，凹陷=Δd。规范：28nm节点侵蚀<30nm，凹陷<50nm；采用低下压力（<1.5psi）+软垫+缓蚀剂（BTA2mM）可同步抑制。33.阐述EUV光刻中“光子弹”（photonshotnoise）对随机缺陷的贡献模型，并给出降低缺陷的工艺途径。答案与解析：模型：随机缺陷概率P≈exp(−N)，N为每像素吸收光子数，N∝剂量×吸收率×体积；线边粗糙度σ∝1/√N。降低途径：①提高剂量：由20mJ/cm²提至40mJ/cm²，N翻倍，缺陷密度降10×；②提高吸收率：掺ZrO₂纳米颗粒，吸收截面+30%；③减小酸扩散：加高分子酸发生器，LD由7nm降至4nm；④优化显影：采用TMAH0.23N+表面活性剂，降低溶解波动；⑤超临界干燥：消除塌陷，间接减少桥接误判为随机缺陷。六、计算题（共31分）34.（10分）某14nmFinFET，fin高H=42nm，宽W=8nm，栅长Lg=20nm，栅氧EOT=0.9nm，阈值电压Vt=0.25V，迁移率μn=1200cm²/V·s，氧化层介电常数εr=3.9。求：①单位fin跨导gm,fin（Vds=0.8V，Vgs=0.7V）；②若fin间距P=30nm，每微米宽度含fin数Nf；③计算单位宽度驱动电流Ion（μA/μm）。解答：①Cox=ε0εr/EOT=(8.85×10⁻¹²×3.9)/(0.9×10⁻⁹)=38.4mF/m²=3.84fF/μm²Cfin=Cox×(2H+W)=3.84×(2×42+8)=3.84×92=353fF/μmgm,fin=μn×Cfin×(Vgs−Vt)/Lg=1200×10⁻⁴×353×10⁻¹⁵×(0.45)/(20×10⁻⁷)=9.5μS②Nf=1μm/P=1000nm/30nm=33.3→33fin③Ion=gm,fin×(Vgs−Vt)×Nf=9.5×0.45×33=1410μA/μm答案：①9.5μS；②33；③1410μA/μm35.（10分）某Cu互连线长L=500μm，宽w=40nm，厚t=80nm，电阻率ρCu=2.2μΩ·cm，工作电流I=80μA，环境温度T0=85°C，Jouleheating允许ΔTmax=20°C，热阻Rth=2.5×10⁴K/W。求：①线条电阻R；②实际温升ΔT；③是否满足EM预算（jmax=1×10¹⁰A/m²）？解答：①R=ρL/(wt)=2.2×10⁻⁸×500×10⁻⁶/(40×80×10⁻¹⁸)=0.34kΩ②P=I²R=(80×10⁻⁶)²×340=2.18mWΔT=P×Rth=2.18×10⁻³×2.5×10⁴=54.5K>20K→不满足③j=I/(wt)=80×10⁻⁶/(40×80×10⁻¹⁸=2.5×10¹⁰A/m²>1×10¹⁰→不满足答案：①0.34kΩ；②54.5°C；③不满足，需加宽或降低电流。36.（11分）某3DNAND采用垂直通道，孔径d=80nm，ONO层厚tono=15nm，多晶硅通道厚tsi=10nm，设计读取电流Iread=1μA，载流子迁移率μp=80cm²/V·s，阈值电压Vt=−2V，栅压Vg=−8V，Vds=−1V。求：①有效沟道半径Rch；②单位孔洞跨导gm,hole；③若孔密度为2×10⁸cm⁻²，每芯片含4×10⁹孔，计算芯片总读取电流。解答：①Rch=(d−2tono−tsi)/2=(80−30−10)/2=20nm②Cono=ε0εr/tono=8.85×10⁻¹²×7/15×10⁻⁹=4.13mF/m²=4.13fF/μm²Cchan=Cono×2πRch×L=4.13×2π×20×10⁻³×L（取L=1μm）=0.52fFgm=μp×Cchan×(Vg−Vt)/L=80×10⁻⁴×0.52×10⁻¹⁵×6/1=2.5×10⁻¹⁴S=25pS③Ichip=1μA×4×10⁹=4kA（显然不合理，实际需分页读取，仅1/1024页同时导通→≈4mA）答案：①20nm；②25pS；③4mA（分页）。七、综合设计题（共30分）37.某7nm节点需实现MOL接触电阻Rc≤50Ω·μm，候选材料为Co、Ru、Mo。给定：•接触孔深h=60nm，直径d=25nm；•阻挡层为TiN2nm，电阻率ρTiN=120μΩ·cm；•金属电阻率：ρCo=6.5μΩ·cm，ρRu=7.5μΩ·cm，ρMo=8.0μΩ·cm；•界面势垒：ΦCo=0.55eV，ΦRu=0.48eV，ΦMo=0.58eV；•电子平均自由程λCo=5nm，λRu=6nm，λMo=7nm；•需考虑尺寸效应：ρeff=ρbulk(1+λ/d)。任务：①计算三种金属的有效电阻率；②计算接触电阻（含扩散+界面电阻）；③选出满足Rc≤50Ω·μm且工艺成本最低方案；④给出工艺集成流程（含清洗、沉积、退火）。解答：①ρeffCo：6.5×(1+5/25)=7.8μΩ·cmRu：7.5×(1+6/25)=9.3μΩ·cmMo：8.0×(1+7/25)=10.2μΩ·cm②接触电阻模型：Rc=ρm×h/A+ρTiN×h/A+Rc,intA=π(d−2×2)²/4=π×21²/4=346nm²=3.46×10⁻¹¹cm²金属电阻项：Co：7.8×10⁻⁶×60×10⁻⁷/3.46×10⁻¹¹=13.5Ω·μmRu：9.3→16.1Ω·μmMo：10.2→17.7Ω·μmTiN项：120×同几何=208Ω·μm（过高，需减薄至1nm或改用TaN1nm）→优化：TiN减至