时序逻辑电路课件

时序逻辑电路

电路任一时刻的输出信号不仅取决于当时的输入信号,而且还取决于电路原来的状态；1．时序逻辑电路逻辑功能上的特点：

原态Q=0

原态Q=1

时序逻辑电路概述原态Q的不同导致不同的输出Z

时序电路包含组合电路和存储电路了两部分，后者是必不可少的。即：时序电路=组合电路+存储电路

存贮电路的输出必须反馈到组合电路的输入端，与输入一起共同决定组合电路的输出。3．电路框图2．时序逻辑电路结构上的特点

Z（tn）=F[X（tn），Y（tn）] ───输出方程

W（tn）=G[X（tn），Y（tn）] ───驱动方程

Y（tn+1）=H[W（tn），Y（tn）] ───状态方程信号间的关系：

（1）根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。（2）根据输出分类米里型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。（Z=F[X、Y]）摩尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。（Z=F[Y]（是米里型的特例））4．分类时序逻辑电路概述时序逻辑电路的分析方法时序逻辑电路的设计方法第六章时序逻辑电路分析目的：

找出电路的时序逻辑功能，即：找出存贮电路的状态和输出在输入变量和CP作用下的变化规律。逻辑功能的描述：

输出方程和状态方程

状态转移表

状态转移图

时序图电路图时钟方程、驱动方程状态方程和输出方程状态图、状态表或时序图判断电路逻辑功能1235时序逻辑电路的分析步骤：计算4【例6-1】分析如图同步时序逻辑电路。（摩尔型）

解：三个JK-FF接同一CP（同步时序电路）（1）驱动方程：（2）状态方程

已知JK-FF的特性方程为：

将(1)代入特性方程得状态方程为：

输出方程为：

改错！（3）状态转移表

有效状态

无效状态

自启动CPQ3Q2Q1Z0000010010201103010041100510110111011000简化的状态转移表（4）时序图结论：该电路是一个六进制计数器，Z是其进位脉冲，电路能自启动。寄存器、移位寄存器

1．寄存器（也叫锁存器）（1）寄存器：能够存贮一组二值代码的电路；（2）组成：触发器堆+控制电路如图所示：由4个D触发器组成。在存数指令脉冲作用下，输入的并行4位数码同时存入到4级D触发器中。4位数码寄存器

74LS373八D透明锁存器（3S、公共输出控制、公共使能）常用集成D寄存器：

74LS75四D透明锁存器（由同步RS_FF构成的D_FF）

CC4076三态输出4D触发器（公共异步清除、公共CP、置数控制、3S、正沿触发）2．移位寄存器

定义：具有移位功能的寄存器移位功能：寄存器里存贮的代码能在CP的作用下依次左移或右移。移位寄存器1、单向移位寄存器并行输出4位右移移位寄存器时钟方程：驱动方程：状态方程：并行输出4位左移移位寄存器时钟方程：驱动方程：状态方程：单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。2、双向移位寄存器M=0时左移M=1时右移必须是边沿触发器！移位寄存器的主要应用：（1）串——并转换

改错！并行输出脉冲频率（2）并——串转换

（图6-2-10P187）

同步置数使所有触发器置0。

M＝1时，在CP的作用下，输入信号Di1～Di5并行存入到各级触发器中。

M＝0时，在CP的作用下，实现右移移存功能，从Q5段输出串行数码。

只需要在第一次置数前异步清零。串行输出脉冲频率（3）脉冲节拍延时

串入——串出时：

延迟时间为：（4）计数分频电路、序列信号发生器

后续章节中讲解。74LS1953、集成移位寄存器异步清零置数保持-右移不变置0-右移取反-右移置1-右移J－K边沿触发器的特性74LS19574LS195典型应用

①串——并转换工作原理：清零，由于片IIQ3＝0，所以并行置数Q0-Q6为“D0011111”；

片ⅡQ3=1时，移位寄存，D1移入寄存器，并行输出Q0-Q6为“D1D001111”

；片ⅡQ3=1，继续移位，经过6次右移后Q0-Q6为“D6D5D4D3D2D1D0

，片ⅡQ3=0，即标志码移到片II最高位，又并行置数；片ⅡQ3作转换结束标志，通知并行输出；改错！标志码②并——串转换工作原理：在启动信号和CP的作用下，并行置数为“0DI0DI1…DI6”，此时串行输出第一位DI6；

启动脉冲消失后，在CP作用下，执行“置1”右移；经过6个CP后，串行数据全部输出，此时G1=0，G2＝0，标志此组数据转换完毕，同时使SH/LD=0；

在下一CP下，又一次并行置数。标志码74LS194单时钟双向移位寄存器异步清零保持置数右移右移左移左移保持同步计数器

定义：具有计数功能的电路作用：计数、定时、分频以及数字运算等。分类：①按计数脉冲引入方式 同步计数器：所有FF随CP同时翻转 异步计数器：FF翻转有先后之分；②按计数值的变化 加法计数器 减法计数器 可逆计数器（可控）③按计数模值不同

二进制计数器 非二进制（二—十进制）计数器1．同步二进制计数器驱动方程：J1=1,k1=1;J2=K2=Q1n;J3=K3=Q2nQ1n;J4=K4=Q3nQ2nQ1n状态转移方程：输出函数：状态转移表：见下页说明：②从状态转移表可见，Q1Q2Q3Q4输出脉冲的频率依次为：①

电路每16个CP一个循环，产生一个进位脉冲Z，因此也叫十六进制计数器（或4位二进制计数器）。③实际电路芯片中，往往增加一些控制功能，以增加电路使用的灵活性和扩展性，如置数、保持、清零等。因此计数器有分频功能，有时也叫分频器。说明：该电路有问题，自己分析。2.同步二-十进制计数器

十进制是人们最熟悉的进制，因此用于输出显示时要用十进制计数器。

驱动方程：状态方程：输出方程：状态转移表：结论：①电路能自启动；②Z是十进制计数器的进位信号，且fZ=(1/10)fCP,所以也叫十分频器。

状态转移图：3.集成同步计数器

CR ──异步清零端

LD ──置数端（同步置数）

D0~D3

──数据输入

Q0~Q3 ──数据输出

CO ──进位输出CTP&CTT──工作状态控制端

同步置数改错！①74LS161同步4位二进制计数器

3.集成同步计数器

74LS162十进制同步计数器（同步清除）

74LS1634位二进制同步计数器（同步清除）

74LS160十进制同步计数器（异步清除）3.集成同步计数器

74LS193双时钟4位二进制同步加/减法计数器，功能表见表6-2-10。

74LS191单时钟4位二进制同步加/减法计数器，功能表见表6-2-11。异步计数器

1．异步二进制计数器

特点：各FF的状态更新不是在同一CP下进行的，即各FF不共用一个CP。【例6-3】分析如图所示的异步计数器电路【例6-3】状态方程：【例6-3】CPQ4Q3Q2Q10000010001*200103001*1*4010050101*60110701*1*1*8100091001*10101011101*1*121100131101*1411101511*1*1*结论：是十六进制计数器，没有无效状态。

*状态产生下降沿【例6-4】分析图6-2-27异步计数器电路(P202)

时钟和驱动方程：状态方程：状态转移表：波形图：CP1CP2CP3状态转移图：异步计数器优点：结构简单；缺点：1.工作频率低(CP有延时)；2.在电路状态译码时,存在冒险现象。

常见的MSI异步二进制计数器:4位──74LS290、74LS197、74LS3937位──CC402412位──CC404014位──CC4060、CC4020

2.常见的异步十进制计数器

74LS290二一五一十进制异步计数器功能：①二进制计数(CP0为计数输入端,Q0为计数输出端);②五进制计数(CP1为计数输入端,Q0为计数输出端);③十进制计数(8421BCD计数：CP0为计数输入端,Q0接CP1

5421BCD计数：CP1为计数输入端,Q3接CP0

)。清0置9改错！改错！CT54LS290功能表清0置9CPQ3Q2Q1Q00000010001*2001030011*4010050101*6011070111*8100091001*CP0输入，Q0接CP1时，按8421BCD码计数。CPQ0Q3Q2Q100000100012001030011401*0051000610017101081011911*00CP1输入，Q3接CP0时，按5421BCD计数。时序逻辑电路概述时序逻辑电路的分析方法时序逻辑电路的设计方法第六章时序逻辑电路设计要求原始状态图最简状态图画电路图检查电路能否自启动1246时序逻辑电路的设计方法时序逻辑电路的设计步骤：选触发器，求时钟、输出、状态、驱动方程5状态分配3化简1.逻辑抽象

目的:得出状态转移图和状态转换表

①分析给定逻辑问题,确定输入、输出变量以及电路的状态数

（原因→输入结果→输出）②定义输入、输出逻辑状态和电路状态的含义,并对电路状态编号;③列出状态转移表和画出状态转换图。2.状态化简

目的:合并等价状态,化简状态转换图

等价状态:两个电路状态在相同的输入下有相同的输出,并且转换到同一个次态.

若：

则：S1、S2等价3.状态分配(状态编码)

①确定FF的数目:M个状态,n个FF;2n-1<M≤2n,(已知M,确定n)②从2n个状态中选M个电路状态:

(一般选取原则：P212)（1）当两个以上状态具有相同的下一状态时，它们的代码尽可能安排为相邻代码（两个代码中只有一个变量取值不同，其余变量均为相同）。（2）当两个以上状态属于同一状态的次态时，它们的代码尽可能安排为相邻代码。（3）为了使输出电路结构简单，尽可能使输出相同的代码状态相邻。主要原则4.选定FF，确定电路方式5.画出逻辑图(根据驱动方程和输出方程)

6.检查自启动如果不能自启动,则①在电路开始工作时通过清零或置数将电路置成有效状态②修改逻辑设计

【例6-5】设计一个串行数据检测器，在连续输入4个或4个以上的1时输出1,否则输出0。解:(串行数据输入方向为：从左至右。)①逻辑抽象输入──X(串行数据)Sn──电路现态输出──Z(检测结果)Sn+1──电路次态定义：S0──没有输入1;0

S1──输入1个1;1

S2──连续输入2个1;11

S3──连续输入3个1;111

S4──连续输入4个或4个以上个1;1111状态转移表：②状态简化：简化两个状态如果“等价”，则这两个状态可以合并为一个状态。两个状态等价的条件是：

(1)在所有输入条件下，两个状态对应输出完全相同；

(2)在所有输入条件下，两个状态转移效果完全相同。③状态分配∵M=4∴选n=2，定义:S000、S101、S211、S310④选定FF由状态转换表有:④选定FF由状态转换表有:选JK触发器⑤由驱动方程和输出方程画逻辑电路图⑥检查自启动该电路没有无效状态，不用检查自启动。总结：时序逻辑电路设计主要有4个过程：1.确定原始状态转移图和原始状态表。2.状态简化；3.状态编码；4.存储电路类型的选择。【例6-6】设计模6同步计数器§6.3.2采用SSI设计同步计数器

定义：S0=000S1=001 S2=011

S3=111S4=110 S5=100CPQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1Z000000101001011020111110311111004110100051000001013764【例6-6】§6.3.2采用SSI设计同步计数器

CPQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1Z000000101001011020111110311111004110100051000001013764设计模6同步计数器§6.3.2采用SSI设计同步计数器

CPQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1Z000000101001011020111110311111004110100051000001013764此时已令：Q3n+1(010)=1，Q3n+1(101)=0Q2n+1(010)=0，Q2n+1(101)=1 Q1n+1(010)=1，Q1n+1(101)=0

不能自启动为此Q1变为：

从状态转移图看出，显然能自启动。

此时令：Q1n+1(010)=1，Q1n+1(101)=1如果采用D-FF，则：

如果采用D-FF，则：

3位二进制同步加法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图输出方程：时钟方程：时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=1时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。电路图由于没有无效状态，电路能自启动。推广到n位二进制同步加法计数器驱动方程输出方程§6.3.3采用SSI的设计异步计数器

异步计数器的设计与同步计数器的设计的不同之处在于时钟信号的选取。举例说明如下：例6-8】设计8421BCD二一十进制异步计数器。解：①逻辑抽象§6.3.3采用SSI的设计异步计数器

定义：

S0=0000 S5=0101 S1=0001 S6=0110 S2=0010 S7=0111

S3=0011 S8=1000 S4=0100 S9=1001CPQ4nQ3nQ2nQ1nQ4n+1Q3n+1Q2n+1Q1n+1Z0000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109100100001②选择各FF的CP（依据状态转换表）原则：（a）在该级FF的状态需要发生变更时，必须有时钟信号边沿到达；（b）在满足以上原则的条件下，多余的边沿越少越好。

FF1的Q1在每个CP都翻转，故CP1=CP；CPQ4nQ3nQ2nQ1nQ4n+1Q3n+1Q2n+1Q1n+1Z0000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109100100001

FF2的Q2的状态变换在序号1→2，3→4，5→6，7→8时刻，而在这些时刻Q1正好有下跳沿，只是在9→0时刻多余了一次跳变。故CP2=Q1（或Q1）；CPQ4nQ3nQ2nQ1nQ4n+1Q3n+1Q2n+1Q1n+1Z0000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109100100001

FF3的Q3的状态变换在3→4、7→8，而这些时刻Q2正好有下跳沿，且没有多余跳变，故CP3=Q2（或Q2）；CPQ4nQ3nQ2nQ1nQ4n+1Q3n+1Q2n+1Q1n+1Z0000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109100100001

FF4的Q4的状态变换在7→8、9→0，而在此时刻只有Q1和CP有下跳沿，根据选取原则：CP4=Q1（或Q1）；CPQ4nQ3nQ2nQ1nQ4n+1Q3n+1Q2n+1Q1n+1Z0000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109100100001③简化状态转移表目的：既然并不是每个FF在每个CP到来时都有触发沿，因此利用该特性可简化状态转移表以达到简化电路的目的。

CPQ4nQ3nQ2nQ1nQ4n+1Q3n+1Q2n+1Q1n+1Z0000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109100100001CPQ4nQ3nQ2nQ1nQ4n+1Q3n+1Q2n+1Q1n+1Z00000

10100010

10020010

10300110100040100

10501010

10060110

10701111000081000

10910010

001CP1=CPCP2=Q1CP3=Q2CP4=Q1④求状态方程和输出方程⑤求驱动方程CP1=CPCP2=Q1CP3=Q2CP4=Q1⑥画逻辑图

注意：虽然用的是上升沿FF，但CP取自Q，因此状态的翻转仍然在Q的下降沿。CP1=CPCP2=Q1CP3=Q2CP4=Q1⑦检查自启动

由状态方程求出无效状态的转移表和转移图结论：电路能自启动！

§6.3.4采用MSI实现任意模值计数器

定型MSI产品

任意进制计数器即：NMM<N时，跳过N-M个状态(复位法、置位法)

M>N时，用多片N进制计数器组合构成。？实现1．M<N的情况①复位法缺点：存在置0可靠性不高的问题，因为置0信号随着计数器被置0而消失，如果触发器的复位速度有快有慢，则可能慢的还未复位，置0信号就消失了，导致误动作。解决方法：加RS触发器。

【例6-9】用复位法实现10进制计数器（采用4位二进制计数器74LS161）

【例6-9】用复位法实现10进制计数器（采用4位二进制计数器74LS161）

毛刺②置位法

注意：

同步置数，Si当CP来时直接置成Sj；

异步置数，Si+1立即置成Sj；

置数可在任何一个状态下进行，只要跳过N-M个状态即可；

异步置数也存在可靠性不高的问题，但同步置数无此缺点。

【例6-10】用同步置位法实现10进制计数器（采用4位二进制计数器74161）

【例6-10】用同步置位法实现10进制计数器（采用4位二进制计数器74161）

【例6-11】采用4位二进制计数器74161实现模12的计数器，要求计数初值位0000。CPQ4Q3Q2Q1Z00000010101*020110030111041000051001061010071011081100091101010111001111111注意：该电路Q1、Q2、Q3和Q4均不是方波输出。2n-M+116-12+1=5【例6-11】采用4位二进制计数器74161实现模12的计数器，要求计数初值位0000。CPQ3Q2Q1Q0Z00000010011*020100030101040110050111061000071011*081100091101010111001111111注意：该电路Q1、Q2、Q3和Q4均是方波输出。另外，以上所举例子均为同步置入方式。如要实